兼容标准CMOS工艺的伪差分结构非易失性存储器

本发明公开了一种兼容标准CMOS工艺的伪差分结构非易失性存储器，解决了不能与标准CMOS工艺兼容问题，采用了差分输出结构，缩小了存储单元结构的面积，包括多个存储单元，每个存储单元包括控制管、第一隧穿管、第二隧穿管、第三隧穿管、第一转换管、第二转换管、第一选择管和第二选择管共8个晶体管，所有的晶体管均为单多晶硅栅结构和相同厚度的栅氧化层，该存储单元与标准CMOS工艺兼容；本发明降低应用成本，减少技术开发周期，稳定性好，读取速度比较快，可靠性高。