1.一种半导体器件，其特征在于，包括：衬底、阱区、缓冲区、源区、漏区、介质层以及栅极，所述阱区、缓冲区、源区及漏区位于所述衬底上，所述源区形成于所述阱区的表面，所述漏区形成于所述缓冲区的表面，所述阱区与所述缓冲区之间通过衬底材料相隔；所述介质层包括高介电常数材料的第一介质层以及低介电常数材料的第二介质层，所述第一介质层的材料的介电常数k>3.9，所述第二介质层的材料的介电常数k≤2.8；所述第一介质层位于所述阱区与所述缓冲区之间的衬底的表面，并延伸至所述阱区的表面；所述栅极位于所述第一介质层的表面；所述第二介质层位于所述缓冲区和所述漏区的表面，所述第二介质层的一端与所述栅极以及所述第一介质层的一端相接，所述第二介质层的另一端与所述漏区相接。
2.根据权利要求1所述的半导体器件，其特征在于，所述介质层还包括低介电常数材料的第三介质层，所述第三介质层的材料的介电常数k≤2.8；所述第三介质层位于所述阱区和所述源区的表面，所述第三介质层的一端与所述栅极以及所述第一介质层的另一端相接，所述第三介质层的另一端与所述源区相接。
3.根据权利要求1所述的半导体器件，其特征在于，所述缓冲区包括多个填充应变硅材料的沟槽，多个填充应变硅材料的沟槽在所述缓冲区内间隔排布。
4.根据权利要求3所述的半导体器件，其特征在于，多个所述沟槽内填充的应变硅材料均为SiGe；或者，多个所述沟槽内填充的应变硅材料均为SiC。
5.根据权利要求3所述的半导体器件，其特征在于，多个所述沟槽中的一部分沟槽内填充的应变硅材料为SiGe，多个所述沟槽中的另一部分沟槽内填充的应变硅材料为SiC。
6.根据权利要求5所述的半导体器件，其特征在于，多个填充SiGe的沟槽与多个填充SiC的沟槽相互交错的排布。
7.根据权利要求3所述的半导体器件，其特征在于，所述沟槽的形状为矩形、六边形、条形或三角形。
8.根据权利要求1所述的半导体器件，其特征在于，所述第一介质层的高介电常数材料为氧化铝或氧化铪，所述第二介质层的低介电常数材料为碳掺杂氧化硅。
9.根据权利要求1所述的半导体器件，其特征在于，还包括：过渡区，所述过渡区位于所述阱区与所述缓冲区之间的衬底内。
10.根据权利要求9所述的半导体器件，其特征在于，所述过渡区包括多个N型掺杂区及多个P型掺杂区，多个N型掺杂区与多个P型掺杂区相互交错设置。
11.根据权利要求10所述的半导体器件，其特征在于，所述过渡区的多个N型掺杂区及多个P型掺杂区呈阵列排布。
12.根据权利要求10所述的半导体器件，其特征在于，所述过渡区的多个N型掺杂区及多个P型掺杂区的掺杂浓度不同，相对所述第一介质层的距离从近到远，所述N型掺杂区及P型掺杂区的掺杂浓度依次递减。
13.根据权利要求1所述的半导体器件，其特征在于，所述衬底为SOI衬底，SOI衬底包括从下至上的衬底硅层、绝缘层及有源硅层；所述阱区、缓冲区、源区及漏区形成于所述有源硅层中。
14.根据权利要求13所述的半导体器件，其特征在于，所述衬底硅层通过设置在两端的导电通孔接地。
15.根据权利要求14所述的半导体器件，其特征在于，所述衬底硅层的一端的导电通孔贯穿所述阱区、有源硅层及绝缘层；所述衬底硅层的另一端的导电通孔贯穿所述缓冲区、有源硅层及绝缘层。
16.根据权利要求14所述的半导体器件，其特征在于，所述导电通孔的内壁填充有绝缘材料；所述导电通孔内填充有金属材料或导电的掺杂硅材料。
17.根据权利要求2所述的半导体器件，其特征在于，所述第三介质层的低介电常数材料为碳掺杂氧化硅。
18.一种半导体器件的制造方法，其特征在于，包括：在衬底中形成阱区以及与阱区相隔的缓冲区；在阱区的表面形成源区，在缓冲区的表面形成漏区；在阱区与缓冲区之间的衬底表面沉积高介电常数材料，形成延伸至阱区表面的第一介质层，所述高介电常数材料的介电常数k>3.9；在缓冲区及漏区的表面沉积低介电常数材料，形成第二介质层，使得第二介质层的一端与第一介质层的一端相接，第二介质层的另一端与漏区相接，所述低介电常数材料的介电常数k≤2.8；在第一介质层的表面形成栅极，使得栅极与第二介质层的一端相接。
19.根据权利要求18所述的半导体器件的制造方法，其特征在于，在衬底中形成阱区以及与阱区相隔的缓冲区，包括：选用P型衬底，在P型衬底的表面形成阱区和缓冲区的图形窗口，分别在两个图形窗口中注入P型离子和N型离子，形成P型阱区和N型缓冲区。
20.根据权利要求19所述的半导体器件的制造方法，其特征在于，在阱区的表面形成源区，在缓冲区的表面形成漏区，包括：分别在P型阱区的表面和N型缓冲区的表面形成源区图形窗口和漏区图形窗口，在源区图形窗口和漏区图形窗口中注入N型离子，形成源区和漏区。
21.根据权利要求18所述的半导体器件的制造方法，其特征在于，在阱区与缓冲区之间的衬底表面沉积高介电常数材料，包括：采用原子层沉积工艺，在阱区的一部分表面以及阱区与缓冲区之间的衬底表面沉积高介电常数材料，形成高介电常数的第一介质层。
22.根据权利要求21所述的半导体器件的制造方法，其特征在于，在缓冲区及漏区的表面沉积低介电常数材料，包括：采用等离子体增强化学气相沉积工艺，在缓冲区的表面、漏区的表面、源区的表面以及阱区的另一部分表面沉积低介电常数材料，形成低介电常数的第二介质层和第三介质层。
23.根据权利要求18所述的半导体器件的制造方法，其特征在于，在第一介质层的表面形成栅极，包括：在第一介质层的表面沉积重掺杂的多晶硅，并进行刻蚀，形成多晶硅栅极，所述重掺杂的多晶硅的掺杂浓度为1×10 20 cm -3 ~1×10 21 cm -3 。
24.根据权利要求18所述的半导体器件的制造方法，其特征在于，所述方法还包括：在缓冲区内形成多个沟槽；在多个沟槽内填充应变硅材料，所述应变硅材料为SiGe或SiC。
25.根据权利要求18所述的半导体器件的制造方法，其特征在于，所述方法还包括：在阱区与缓冲区之间的衬底内形成过渡区，过渡区包括多个N型掺杂区及多个P型掺杂区，多个N型掺杂区与多个P型掺杂区相互交错排列。
26.根据权利要求25所述的半导体器件的制造方法，其特征在于，在阱区与缓冲区之间的衬底内形成过渡区，包括：采用高能量、低剂量的离子注入方式，在衬底中的对应N型掺杂的区域注入N型离子，形成下方的N型掺杂区；采用高能量、低剂量的离子注入方式，在衬底中的对应P型掺杂的区域注入P型离子，形成下方的P型掺杂区；采用低能量、高剂量的离子注入方式，在衬底上的对应P型掺杂的区域注入P型离子，形成上方的P型掺杂区；采用低能量、高剂量的离子注入方式，在衬底上的对应N型掺杂的区域注入N型离子，形成上方的N型掺杂区，得到N型掺杂区与P型掺杂区间隔分布的过渡区；其中，高能量、低剂量的离子注入方式采用的注入能量为500Kev~1000Kev，离子浓度为1×10 12 cm -3 ~5×10 12 cm -3 ；低能量、高剂量的离子注入方式采用的注入能量为100Kev~300Kev，离子浓度为1×10 13 cm -3 ~4×10 13 cm -3 。
27.根据权利要求18所述的半导体器件的制造方法，其特征在于，所述衬底为SOI衬底，SOI衬底包括从下至上的衬底硅层、绝缘层及有源硅层。
28.根据权利要求27所述的半导体器件的制造方法，其特征在于，所述方法还包括：在有源硅层中形成阱区、缓冲区、源区及漏区；对有源硅层和绝缘层进行刻蚀，形成与衬底硅层相接的导电通孔。
29.根据权利要求28所述的半导体器件的制造方法，其特征在于，对有源硅层和绝缘层进行刻蚀，形成与衬底硅层相接的导电通孔，包括：对有源硅层和绝缘层进行刻蚀，刻蚀到绝缘层的下表面时停止刻蚀，形成与衬底硅层相接的深通孔；在深通孔的侧壁填充二氧化硅或氮化硅，在深通孔内填充金属或掺杂硅材料，形成导电通孔。
30.一种芯片，其特征在于，所述芯片包括权利要求1-17任一项所述的半导体器件。
31.一种电子设备，其特征在于，所述电子设备包括权利要求1-17任一项所述的半导体器件。
