集成双沟道的碳化硅MOSFET器件及制备方法

本发明提供一种集成串联沟道的碳化硅MOSFET器件及制备方法，包括：N型衬底、N型外延层、第一P型基区、第一P+接触区、第一N+接触区、第二P型基区、第二P+接触区、第二N+接触区、第一N+缓冲区、第二N+缓冲区、第一P+屏蔽层、第二P+屏蔽层、第三P+屏蔽层、电流拓展层、氧化层、槽栅、源极、漏极；本发明提出的SiC MOSFET器件通过引入N+缓冲区和P‑base区形成串联沟道，以同时实现高阻断电压、高短路可靠性及低开关损耗。阻断状态，P+屏蔽层吸引漏端电场，降低栅氧化层底部电场大小；短路状态，高压下自适应抬高了垂直沟道的电势，使此处反型电子浓度迅速下降，进而限制短路电流大小，提升短路可靠性；开关状态，有效屏蔽了部分栅漏电容，使得器件开关损耗减小。