1.一种超结结构的制造方法，其特征在于，所述方法包括以下步骤：在衬底上依次形成第一外延层和第二外延层；通过依次刻蚀第二外延层和第一外延层形成多个沟槽，其中，当刻蚀深度大于第二外延层的厚度时，进一步对第一外延层进行刻蚀，从而形成所述沟槽；所述沟槽包括位于所述第二外延层中的第一部分（1）和位于所述第一外延层中的第二部分（2），从而形成多个第二外延柱，其中，所述多个沟槽具有不相同的深度，所述第一部分（1）贯穿所述第二外延层，通过控制刻蚀速率和刻蚀时间将所述第二部分（2）的深度控制为一个范围值，所述范围值为大于等于零且小于第一外延层的厚度的数值；在所述多个沟槽中填充第一外延层材料以形成多个第一外延柱，从而得到第一外延柱和第二外延柱交替排列的超结结构；在所述超结结构上定义体区注入区域；在所述体区注入区域进行离子注入；通过退火工艺使注入的离子向侧面和下方扩散，以形成体区；在形成所述体区后的结构上，依次形成栅氧化层结构和栅极结构。
2.根据权利要求1所述的方法，其特征在于，所述形成多个沟槽，包括：在所述第二外延层上依次形成硬掩模层和第一光阻层；对所述第一光阻层进行图案化，图案化的第一光阻层定义沟槽区域；在所述沟槽区域对所述硬掩模层和所述第二外延层进行刻蚀。
3.根据权利要求2所述的方法，其特征在于，所述在所述沟槽区域对所述硬掩模层和所述第二外延层进行刻蚀，包括：使用图案化的第一光阻层对所述硬掩模层进行刻蚀，形成图案化的硬掩模层；去除所述图案化的第一光阻层；使用所述图案化的硬掩模层刻蚀所述第二外延层。
4.根据权利要求3所述的方法，其特征在于，还包括：在形成所述第一外延柱后，去除所述图案化的硬掩模层。
5.根据权利要求1所述的方法，其特征在于：所述在所述超结结构上定义体区注入区域，包括：在所述超结结构上形成第二光阻层，对所述第二光阻层进行图案化，图案化的第二光阻层定义所述体区注入区域。
6.根据权利要求5所述的方法，其特征在于，在所述通过退火工艺使注入的离子向侧面和下方扩散之前，还包括：去除所述图案化的第二光阻层。
7.根据权利要求1所述的方法，其特征在于，所述衬底为N+衬底，所述第一外延层为N-外延层，所述第二外延层为P型外延层，所述体区为P型体区。
8.根据权利要求1所述的方法，其特征在于，所述衬底为P+衬底，所述第一外延层为P-外延层，所述第二外延层为N型外延层，所述体区为N型体区。
9.根据权利要求1所述的方法，其特征在于，所述在形成所述体区后的结构上，依次形成栅氧化层结构和栅极结构，包括：在形成所述体区后的结构上依次形成栅氧化层和栅极层；在所述栅极层上定义栅极刻蚀区域；在所述栅极刻蚀区域对所述栅极层和栅氧化层进行刻蚀，以在形成所述体区后的结构上形成所述栅氧化层结构和所述栅极结构。
10.根据权利要求9所述的方法，其特征在于，所述在所述栅极层上定义栅极刻蚀区域，包括：在所述栅极层上形成第三光阻层，对所述第三光阻层进行图案化，图案化的第三光阻层定义栅极刻蚀区域。
11.一种超结结构，其特征在于，所述超结结构采用根据权利要求1-10任一项所述的方法进行制造。
12.一种超结半导体器件，其特征在于，包括根据权利要求11所述的超结结构。
13.一种芯片，其特征在于，包括根据权利要求11所述的超结结构，或包括根据权利要求12所述的超结半导体器件。
14.一种电子设备，包括根据权利要求11所述的超结结构，或包括根据权利要求12所述的超结半导体器件，或包括根据权利要求13所述的芯片。
15.一种半导体结构，其特征在于，包括：衬底；位于所述衬底上的第一外延层；位于所述第一外延层上的第二外延层；通过依次刻蚀所述第二外延层和所述第一外延层形成的多个沟槽，其中，当刻蚀深度大于第二外延层的厚度时，进一步对第一外延层进行刻蚀，从而形成所述沟槽；所述沟槽包括位于所述第二外延层中的第一部分（1）和位于所述第一外延层中的第二部分（2），所述第一部分（1）定义出多个第二外延柱，其中，所述多个沟槽具有不相同的深度，所述第一部分（1）贯穿所述第二外延层，所述第二部分（2）的深度通过控制刻蚀速率和刻蚀时间而被控制为一个范围值，所述范围值为大于等于零且小于第一外延层的厚度的数值；通过在所述多个沟槽中填充第一外延层材料形成的第一外延柱和第二外延柱交替排列的超结结构；在所述超结结构上形成的体区，所述体区在栅氧化层和栅极结构之前形成。
16.根据权利要求15所述的半导体结构，其特征在于，所述第二外延柱的高度相等。
