一种基于电路版图的提高电路设计精度的方法

本发明公开了一种基于电路版图的提高电路设计精度的方法。本发明首先将电路里配对的mosfet连接到测试设备中，然后在外接端点上添加应用激励，从而判断配对的两颗mosfet的性能，对其中性能相对更好的器件进行器件老化，通过老化方法使得性能相对好的器件匹配性能相对差的器件，从而消除工艺局部偏差，使得总体性能匹配。本发明主要应用于对电路性能有较高要求的芯片产品中，且本发明无需修改电路设计，操作方便，且能够真实的削减芯片的局部偏差。本发明的老化过程可以在通常的HTOL测试流程中完成，即无需增加额外的步骤，便可以对芯片级进行电路性能调整。