1.一种半导体器件，其特征在于，该半导体器件包括：N个MTJ单元以及控制单元，N为正整数；任一MTJ单元包括至少两个MTJ，任一MTJ单元中全部MTJ共享同一个底电极，各个MTJ具有独立的顶电极；所述控制单元用于对所述N个MTJ单元执行写入操作和读取操作；所述控制单元用于选通地控制所述写入操作的电流，将被运算比特序列写入至M个MTJ单元中的MTJ，M为运算比特序列的比特数；所述控制单元用于基于所述运算比特序列，选通地控制运算操作的电流，注入所述M个MTJ单元中的MTJ的顶电极，以及用于控制流出所述M个MTJ单元的底电极的电流，注入或流出电流的控制持续时间为注入或流出电流的MTJ对应的锁定值与指定的单位时间的乘积值，所述锁定值为2的指数；所述控制单元用于基于所述M个MTJ单元的流出电流的读出值，确定运算结果。
2.根据权利要求1所述的半导体器件，其特征在于，所述M个MTJ单元中，各MTJ单元中MTJ的注入电流的控制持续时间之间，被锁定为按照2的指数倍增长或下降；所述M个MTJ单元的流出电流的控制持续时间之间，被锁定为按照2的指数倍增长或下降。
3.根据权利要求2所述的半导体器件，其特征在于，所述运算结果被表示为在流出所述M个MTJ单元的电流的控制持续时间全部结束之后，所述M个MTJ单元的流出电流的读出值之和。
4.根据权利要求2或3所述的半导体器件，其特征在于，所述运算结果是由第一类乘积值之和构成，所述第一类乘积值为所述M个MTJ单元中，各MTJ单元的单元运算值与各自对应的锁定值的乘积值；所述单元运算值是由第二类乘积值之和构成，所述第二类乘积值为所述M个MTJ单元中一个MTJ单元中，各MTJ的流出电流的读出值与各自对应的锁定值的乘积值。
5.根据权利要求2所述的半导体器件，其特征在于，所述控制单元包括第一控制晶体管阵列和第二控制晶体管阵列；所述第一控制晶体管阵列中指定的晶体管用于选通地控制所述M个MTJ单元的底电极流出的电流，其中，该指定的晶体管的选通时间之间，被锁定为按照2的指数倍增长或下降；所述第二控制晶体管阵列中指定的晶体管用于选通地控制向所述M个MTJ单元中指定的MTJ的顶电极注入所述运算操作的电流，其中，该指定的晶体管的选通时间之间，被锁定为按照2的指数倍增长或下降。
6.根据权利要求5所述的半导体器件，其特征在于，所述第二控制晶体管阵列中指定的晶体管中有P组晶体管，各组晶体管是否选通均受所述运算比特序列控制，P为所述被运算比特序列的比特数；同一组晶体管具体用于选通地控制向所述M个MTJ单元中记录有相同比特值的MTJ的顶电极注入所述运算操作的电流，该相同比特值是所述被运算比特序列中同一比特位上的比特值。
7.根据权利要求5所述的半导体器件，其特征在于，所述M个MTJ单元中，第 j 个MTJ单元流出的电流的选通时间为2 j-1 T 1 ， j 取1至所述运算比特序列的比特数，T 1 为指定的单位时间；与所述第 j 个MTJ单元对应的锁定值为2 j-1 。
8.根据权利要求7所述的半导体器件，其特征在于，在所述M个MTJ单元的任意一个MTJ单元中，注入与第 i 个比特位对应的MTJ的电流的选通时间为2 i-1 T 2 ， i 取1至所述被运算比特序列的比特数，T 2 为指定的单位时间，与该MTJ对应的锁定值为2 i-1 。
9.根据权利要求5所述的半导体器件，其特征在于，所述第一控制晶体管阵列中第 r 个晶体管，与所述任一MTJ单元中的底电极连接且还与第 p 条源线连接，用于选通地控制流出所述任一MTJ单元的电流， r 、 p 为正整数。
10.根据权利要求9所述的半导体器件，其特征在于，所述第二控制晶体管阵列中第 c 个晶体管，与所述任一MTJ单元中相应MTJ的顶电极连接，且还分别与第 n 条位线和第 m 条字线连接，用于选通地控制注入该相应MTJ的电流， c 、 n、m 为正整数。
11.根据权利要求1所述的半导体器件，其特征在于，该半导体器件是自旋磁存储单元；所述运算操作的电流的值小于所述写入操作的电流的值，所述运算操作的电流的方向与所述读取操作的电流的方向相同。
12.根据权利要求2所述的半导体器件，其特征在于，所述控制单元包括CMOS逻辑单元；所述控制单元用于在所述写入操作的第一周期内，对指定的MTJ单元中与选择的待写入比特位对应的MTJ的顶电极施加第一VCMA电压，并通过所述CMOS逻辑单元和配置的SOT电流，将待写入比特序列中第一类比特值，位对应地写入所述指定的MTJ单元中；所述控制单元用于在所述写入操作的第二周期内，对所述指定的MTJ单元中与选择的待写入比特位对应的MTJ的顶电极施加第二VCMA电压，并通过所述CMOS逻辑单元和配置的SOT电流，将所述待写入比特序列中第二类比特值，位对应地写入所述指定的MTJ单元中。
13.根据权利要求12所述的半导体器件，其特征在于，所述CMOS逻辑单元包括同或门和与门。
14.根据权利要求2所述的半导体器件，其特征在于，所述控制单元用于在所述读取操作中，对与待读取的比特位对应的MTJ的顶电极施加VCMA电压，控制配置的SOT电流注入该MTJ，并确定流出该MTJ所在MTJ单元的电流的读出值。
15.根据权利要求2所述的半导体器件，其特征在于，所述控制单元用于在所述读取操作中，对指定的MTJ单元中与待读取的至少两个比特位对应的MTJ的顶电极施加VCMA电压，控制配置的SOT电流注入该MTJ，并确定流出所述指定的MTJ单元的电流的读出值，注入电流的控制持续时间在所述至少两个比特位之间呈2的指数倍增长或下降。
16.一种半导体器件，其特征在于，该半导体器件包括：控制单元，包括至少3个晶体管，所述至少3个晶体管均形成于衬底；MTJ单元，包括至少2个MTJ，所述至少2个MTJ的结构均为纳米柱结构，所述纳米柱结构分别生长于所述至少3个晶体管中至少2个晶体管的区域；所述至少2个MTJ具有同一底电极，且各MTJ具有独立的顶电极；所述至少2个MTJ的顶电极分别与所述至少2个晶体管连接，所述至少2个MTJ的底电极与所述至少3个晶体管中1个晶体管连接；所述控制单元用于对所述MTJ单元执行写入操作和读取操作，包括：选通地控制所述写入操作的电流，将被运算比特序列写入至所述MTJ单元中的MTJ；基于所述运算比特序列，选通地控制运算操作的电流，注入MTJ的顶电极，以及控制流出MTJ的底电极的电流，注入或流出电流的控制持续时间为注入或流出电流的MTJ对应的锁定值与指定的单位时间的乘积值，所述锁定值为2的指数；基于MTJ的流出电流的读出值，确定运算结果。
17.一种半导体器件的操作方法，其特征在于，其中所述半导体器件包括N个MTJ单元和控制单元，任一MTJ单元包括至少两个MTJ，N为正整数；任一MTJ单元中全部MTJ共享同一个底电极，各个MTJ具有独立的顶电极；所述控制单元用于对所述N个MTJ单元执行写入操作和读取操作；该操作方法由所述控制单元执行，该操作方法包括：选通地控制所述写入操作的电流，将被运算比特序列写入至M个MTJ单元中的MTJ，M为运算比特序列的比特数；基于所述运算比特序列，选通地控制运算操作的电流，注入所述M个MTJ单元中的MTJ的顶电极，并控制流出所述M个MTJ单元的底电极的电流，注入或流出电流的控制持续时间为注入或流出电流的MTJ对应的锁定值与指定的单位时间的乘积值，所述锁定值为2的指数；基于所述M个MTJ单元的流出电流的读出值，确定运算结果。
18.一种存算芯片，其特征在于，该存算芯片包括权利要求1至16中任意一项权利要求所述的半导体器件。
19.一种集成电路产品，该集成电路产品包括：至少一个处理器以及权利要求1至16中任意一项权利要求所述的半导体器件，该半导体器件与所述至少一个处理器连接；或者，该集成电路产品包括：权利要求18所述的存算芯片。
