半导体器件、集成电路产品以及制造方法

1.一种半导体器件，其特征在于，该半导体器件包括：基体；第一掺杂区，形成于所述基体，所述第一掺杂区是第一MOS的源区和漏区的掺杂区；第二掺杂区，形成于所述基体，所述第二掺杂区与所述源区的距离小于所述第二掺杂区与所述漏区的距离，所述第二掺杂区与所述源区的导电类型相反；互连层，具有导电性，与所述第二掺杂区和所述源区有接触，该接触是欧姆接触；该半导体器件还包括：第三掺杂区，形成于所述基体，所述第三掺杂区与所述源区的距离大于所述第二掺杂区与所述源区的距离；其中，所述互连层包括所述第三掺杂区的源极电压接触端。 2.根据权利要求1所述的半导体器件，其特征在于，所述第二掺杂区的边界与所述第一掺杂区的边界邻接。 3.根据权利要求2所述的半导体器件，其特征在于，所述第三掺杂区与所述第一掺杂区的边界有间隔。 4.根据权利要求1所述的半导体器件，其特征在于，所述互连层包括导体段；所述导体段与所述第二掺杂区和所述源区接触，所述导体段用于形成等效电路连接；所述等效电路连接为所述源区，通过所述导体段，与所述第二掺杂区、所述基体和所述源极电压接触端构成的连接。 5.根据权利要求1所述的半导体器件，其中所述基体为衬底，其特征在于，该半导体器件还包括：阱区，形成于所述衬底；第四掺杂区，形成于所述阱区，所述第四掺杂区为第二MOS的源区和漏区的掺杂区；所述第二MOS为PMOS，所述第一MOS为NMOS。 6.根据权利要求1所述的半导体器件，其中所述基体为衬底的阱区，其特征在于，该半导体器件还包括：第四掺杂区，形成于所述衬底，所述第四掺杂区为第二MOS的源区和漏区的掺杂区；所述第二MOS为PMOS，所述第一MOS为NMOS。 7.一种半导体器件的制造方法，其特征在于，该制造方法包括：形成基体的第一掺杂区，所述第一掺杂区是第一MOS的源区和漏区的掺杂区；形成所述基体的第二掺杂区，所述第二掺杂区与所述源区的距离小于所述第二掺杂区与所述漏区的距离，所述第二掺杂区与所述源区的导电类型相反；形成所述基体的第三掺杂区，所述第三掺杂区与所述源区的距离大于所述第二掺杂区与所述源区的距离；形成导电的互连层，所述互连层与所述第二掺杂区和所述源区有接触，该接触是欧姆接触；其中，所述形成导电的互连层，包括：形成所述第三掺杂区的源极电压接触端。 8.根据权利要求7所述的半导体器件的制造方法，其特征在于，所述形成所述基体的第二掺杂区，其中，所述第二掺杂区的边界与所述第一掺杂区的边界邻接。 9.根据权利要求8所述的半导体器件的制造方法，其特征在于，所述形成所述基体的第三掺杂区，其中，所述第三掺杂区与所述第一掺杂区的边界有间隔。 10.根据权利要求7所述的半导体器件的制造方法，其特征在于，所述形成所述第二掺杂区和所述源区的欧姆接触，包括：形成导体段，所述导体段与所述第二掺杂区和所述源区接触，所述导体段用于形成等效电路连接；所述等效电路连接为所述源区，通过所述导体段，与所述第二掺杂区、所述基体和所述源极电压接触端构成的连接。 11.根据权利要求7所述的半导体器件的制造方法，其中所述基体为衬底，其特征在于，在所述形成导电的互连层之前，该制造方法还包括：形成所述衬底的阱区；形成所述阱区中的第四掺杂区，所述第四掺杂区为第二MOS的源区和漏区的掺杂区，所述第二MOS为PMOS，所述第一MOS为NMOS。 12.根据权利要求7所述的半导体器件的制造方法，其中所述基体为衬底的阱区，其特征在于，在所述形成导电的互连层之前，该制造方法还包括：形成所述衬底中的第四掺杂区，所述第四掺杂区为第二MOS的源区和漏区的掺杂区，所述第二MOS为PMOS，所述第一MOS为NMOS。 13.一种反相器，其特征在于，该反相器包括：P型衬底；第一N型掺杂区，形成于所述P型衬底，用于形成NMOS的源区和漏区的掺杂区；第一P型掺杂区，形成于所述P型衬底；所述第一P型掺杂区与所述源区的距离小于所述第一P型掺杂区与所述漏区的距离；互连层，具有导电性，与所述第一P型掺杂区和所述源区有接触，该接触是欧姆接触；该反相器还包括：第二P型掺杂区，形成于所述P型衬底，与所述源区的距离大于所述第一P型掺杂区与所述源区的距离；其中，所述互连层中有所述第二P型掺杂区的源极电压接触端。 14.根据权利要求13所述的反相器，其特征在于，所述互连层包括：导体段，所述导体段与所述第一P型掺杂区和所述源区接触，所述导体段用于形成等效电路连接；所述等效电路连接为所述源区，通过所述导体段，与所述第一P型掺杂区、所述P型衬底和所述源极电压接触端构成的连接。 15.根据权利要求13或14所述的反相器，其特征在于，该反相器还包括：N型阱区，形成于所述P型衬底；第三P型掺杂区，形成于所述N型阱区，用于形成PMOS的源区和漏区的掺杂区；第二N型掺杂区，形成于所述N型阱区；所述互连层与所述第二N型掺杂区和所述PMOS的源极有接触；所述互连层中有所述第二N型掺杂区的漏极电压接触端。 16.根据权利要求15所述的反相器，其特征在于，该反相器还包括：多晶硅共用栅，形成在所述P型衬底和所述N型阱区上，用于形成所述NMOS和所述PMOS的栅极，以及该反相器的输入端；所述互连层与所述第三P型掺杂区和所述第一N型掺杂区有接触，用于形成所述NMOS的漏极和所述PMOS的漏极的连接以及该反相器的输出端。 17.一种版图结构，其特征在于，该版图结构包括：P型衬底；第一N型有源区，形成于所述P型衬底，用于形成NMOS的源区和漏区；第一P型有源区，形成于所述P型衬底；所述第一P型有源区与所述源区的距离小于所述第一P型有源区与所述漏区的距离；互连层，具有导电性，与所述第一P型有源区和所述源区有接触，该接触是欧姆接触；该版图结构还包括：第二P型有源区，形成于所述P型衬底，与所述源区的距离大于所述第一P型有源区与所述源区的距离；其中，所述互连层中有所述第二P型有源区的源极电压接触端。 18.一种集成电路产品，该集成电路产品包括权利要求1至6中任意一项权利要求所述的半导体器件，或者该集成电路产品包括权利要求13至16中任意一项权利要求所述的反相器，或者该集成电路产品包括权利要求17所述的版图结构。