一种检测PMOS器件NBTI退化的电路

1.一种检测PMOS器件NBTI退化的电路，其特征在于，包括：第一D触发器、第二D触发器以及包含多个被测PMOS器件的反相器链，所述反相器链中的每个反相器包括至少一个所述被测PMOS器件；所述反相器链的输出端与所述第一D触发器的时钟输入端相连接；除所述反相器链的输出端以外的任一反相器的输出端与所述第二D触发器的时钟输入端相连接；所述第一D触发器的Q信号输出端和所述第二D触发器的Q信号输出端通过至少一个异或门与所述反相器链的输入端相连接。 2.根据权利要求1所述的检测PMOS器件NBTI退化的电路，其特征在于，还包括第一异或门和第二异或门；所述第一异或门的第一输入端与所述第一D触发器的Q信号输出端相连接，所述第一异或门的第二输入端与所述第二D触发器的Q信号输出端相连接；所述第二异或门的第一输入端与所述第一异或门的输出端相连接，所述第二异或门的第二输入端与选择信号端相连接；所述第二异或门的输出端与所述反相器链的输入端相连接。 3.根据权利要求2所述的检测PMOS器件NBTI退化的电路，其特征在于，还包括设置于所述第一D触发器和所述第一异或门之间的至少一个多路分离器；所述多路分离器的0输入端与所述第一D触发器的所述时钟输入端相连接；所述多路分离器的1输入端与所述第一D触发器的所述Q信号输出端相连接；所述多路分离器的控制输入端与第一复位信号端相连接；所述多路分离器的输出端与所述第一异或门的第一输入端相连接。 4.根据权利要求3所述的检测PMOS器件NBTI退化的电路，其特征在于，还包括设置于所述反相器链与所述第二D触发器之间的第三异或门；所述第三异或门的第一输入端与所述选择信号端相连接；所述第三异或门的第二输入端与所述除所述反相器链的输出端以外的任一反相器的输出端相连接；所述第三异或门的输出端与所述第二D触发器的时钟输入端相连接。 5.根据权利要求4所述的检测PMOS器件NBTI退化的电路，其特征在于，还包括第四异或门以及设置于所述反相器链的输出端与所述第一D触发器之间的第五异或门；所述第四异或门的第一输入端与脉冲信号端相连接；所述第四异或门的第二输入端与所述选择信号端相连接；所述第四异或门的输出端与所述第五异或门的第一输入端相连接；所述第五异或门的第二输入端与所述反相器链的输出端相连接；所述第五异或门的输出端连接所述第一D触发器的时钟输入端。 6.根据权利要求5所述的检测PMOS器件NBTI退化的电路，其特征在于，所述第一D触发器和所述第二D触发器的复位输入端分别与第二复位信号端相连接。 7.根据权利要求6所述的检测PMOS器件NBTI退化的电路，其特征在于，在第一复位信号端信号为高电平，第二复位信号端信号出现上升沿，选择信号端信号为低电平的情况下，获取上升沿延时振荡频率；在所述第一复位信号端信号为高电平，所述第二复位信号端信号出现上升沿，所述选择信号端信号为高电平的情况下，获取下降沿延时振荡频率；获取所述反相器链的占空比；根据所述占空比评估所述反相器链中的所述被测PMOS器件的退化；K＝t LL /(t HH +t LL )；其中，K为所述反相器链所产生振荡信号的占空比，t HH 为所述上升沿延时振荡频率，t LL 为所述下降沿延时振荡频率。 8.根据权利要求1所述的检测PMOS器件NBTI退化的电路，其特征在于，所述反相器链为偶数级反相器链。 9.根据权利要求1所述的检测PMOS器件NBTI退化的电路，其特征在于，所述第一D触发器和所述第二D触发器均为边沿触发器。 10.根据权利要求1所述的检测PMOS器件NBTI退化的电路，其特征在于，所述检测PMOS器件NBTI退化的电路为片上测试电路。