一种并行任意小数倍插值模块及方法

本发明提出了一种并行任意小数倍插值模块及方法，方法的实现步骤为：初始化参数；插值点计算子模块计算当前符号速率下任意小数倍插值点所在位置；第二分支获取每路待插值数字信号的插值数据；三次拉格朗日插值子模块获取数字信号的插值结果。本发明通过第二分支对每路数字信号数据的寄存数据进行更新，并将选取的更新后的寄存数据的部分数据作为每路待插值数字信号的插值数据，不需要使用FIFO或RAM来缓存数据，可实现对输入数字信号数据进行实时处理，同时本发明由于只需要对符号速率进行配置，就可以得到所需采样率的任意小数倍插值，不需要更换数模转换器或更改算法额外增加FPGA资源，节省了资源，降低了硬件成本。