1.一种支持芯片互连可扩展慢速外设中断的方法，其特征在于，包括下述步骤：S1，扩展慢速外设中断寄存器的地址空间；S2，通过慢速外设中断寄存器配置支持的慢速外设中断的数量，并设置每个芯片管理的慢速外设中断；S3，通过慢速外设中断寄存器配置芯片连接并生成芯片的路由配置信息；S4，当芯片中的中断控制器检测中断请求，当中断控制器检测到中断请求后处理并根据路由配置信息派发给对应的处理器核；S5，处理器核调用中断处理程序进行处理并返回中断确认。
2.根据权利要求1所述的支持芯片互连可扩展慢速外设中断的方法，其特征在于，步骤S1中扩展慢速外设中断寄存器的地址空间时，扩展后的慢速外设中断寄存器定义了一组指定芯片连接关系的寄存器，该组寄存器包括：芯片内部寄存器，每个芯片对应有一个芯片内部寄存器，该寄存器用于描述跨片传输时用于识别跨片路由的芯片号、芯片管理的慢速外设中断组起始值、芯片管理的慢速外设中断组数量、芯片上电状态；芯片管理寄存器，一个多芯片系统只有一个芯片管理寄存器，该寄存器用于描述负责管理一致性的芯片、各芯片连接完成情况；芯片状态寄存器，一个多芯片系统只有一个芯片状态寄存器，用于描述路由表一致性状态。
3.根据权利要求1所述的支持芯片互连可扩展慢速外设中断的方法，其特征在于，步骤S1中扩展慢速外设中断寄存器的地址空间时，扩展后的慢速外设中断寄存器定义了一个32位的慢速外设中断数量寄存器，步骤S2包括：S2.1，配置32位的慢速外设中断数量寄存器的慢速外设中断数量；S2.2，根据慢速外设中断数量配置慢速外设中断组总数；S2.3，根据慢速外设中断组总数确定慢速外设中断信号的位宽，且所述慢速外设中断信号的位宽小于预设阈值num，num =(num 1 ×32)/num 2 ，其中num 1 为慢速外设中断组总数，num 2 为芯片的数量；若芯片互连构成的多芯片系统为同构的多芯片系统，则每个芯片的慢速外设中断信号的位宽都相同；否则部分或全部芯片的慢速外设中断信号的位宽不同；S2.4，设置每个芯片管理的慢速外设中断，包括：将慢速外设中断赋予一个中断号，中断控制器按组的方式管理慢速外设中断，每一个慢速外设中断组包含32个慢速外设中断，对每个芯片定义了慢速外设中断组起始值和慢速外设中断组数，以组为单位将慢速外设中断分配到特定芯片，表示该芯片所管理的慢速外设中断号的区间，完成中断号与慢速外设中断线的对应。
4.根据权利要求1所述的支持芯片互连可扩展慢速外设中断的方法，其特征在于，步骤S3包括：S3.1，配置芯片管理寄存器，指定一个芯片用于负责管理路由表一致性，所述路由表作为路由配置信息的载体存储在每一个芯片的内部；S3.2，配置负责管理一致性的芯片的芯片内部寄存器，包括指定该芯片跨片传输时用于识别跨片路由的芯片号、慢速外设中断组起始值、慢速外设中断组数量，并设置该芯片为上电状态；S3.3，中断控制器将慢速外设中断组配置信息保存至负责管理一致性的芯片的路由表中，并更新路由表状态为一致性状态并可通过读芯片状态寄存器确认；S3.4，针对负责管理一致性的芯片需要连接芯片，配置需要连接芯片的芯片内部寄存器，包括指定该芯片跨片传输时用于识别跨片路由的芯片号、慢速外设中断组起始值、慢速外设中断组数量，并设置该芯片为上电状态，此时路由表处于未连接状态；S3.5，中断控制器将需要连接尚未芯片的慢速外设中断信息保存在负责管理一致性芯片的路由表中，此时路由表处于更新状态；S3.6，负责管理一致性的芯片将路由表信息发给需要连接的芯片，需要连接的芯片建立路由表副本，并且更新路由表处于一致性状态并表示在读芯片状态寄存器中，此时两个芯片连接完成并表示在通过读芯片管理寄存器中；S3.7，重复步骤S3.4-S3.6，直至除负责管理一致性的芯片以外的所有芯片全部与负责管理一致性的芯片连接完成。
5.根据权利要求1所述的支持芯片互连可扩展慢速外设中断的方法，其特征在于，步骤S4中的路由配置信息包括：慢速外设中断分组，用于记录慢速外设中断所述的慢速外设中断组信息，慢速外设中断组信息用于设置慢速外设中断的安全和非安全属性；慢速外设中断使能，用于表示慢速外设中断的使能状态；慢速外设中断路由，用于表示慢速外设中断发往哪一个处理器核进行处理；慢速外设中断优先级，用于表示慢速外设中断处理优先等级；慢速外设中断触发方式，用于表示慢速外设中断是电平触发还是边沿触发；所述路由配置信息通过写慢速外设中断寄存器保存在芯片的中断控制器内部的随机存取存储器中，所述随机存取存储器还用于保存慢速外设中断处理的状态信息。
6.根据权利要求5所述的支持芯片互连可扩展慢速外设中断的方法，其特征在于，步骤S4中当芯片中的中断控制器检测中断请求时，中断请求的发起方式有直连和软件写两种慢速外设中断发起方式，其中直连的发起方式为芯片直接连接的慢速外设发起中断请求，软件写为从任意已经连接完成的芯片发起中断请求，且由该芯片的中断控制器获取该慢速外设中断的配置信息，将其发往相应的芯片进行处理；且中断控制器对直连的发起方式的中断请求的处理包括：S101，获取本芯片的慢速外设中断组的配置信息，得到该芯片管理的慢速外设中断号的区间；S102，发起直连慢速外设中断，将相应的慢速外设中断线拉高；S103，将芯片管理的慢速外设中断组起始值加相应的慢速外设中断线的编号作为该芯片直连的慢速外设中断的中断号；S104，若该慢速外设中断的中断号在该芯片管理的慢速外设中断号的区间内，则该中断置为挂起状态，读随机存取存储器获取该慢速外设中断的路由配置信息，跳转下一步；否则报错，结束并退出；S105，根据路由配置信息判断该慢速外设中断的慢速外设中断优先级是否具有最高优先级、慢速外设中断使能是否使能，且在该慢速外设中断的慢速外设中断优先级具有最高优先级、慢速外设中断使能为使能时，根据慢速外设中断路由发往指定处理器核，并在随机存取存储器中将该慢速外设中断的状态信息标注为慢速外设中断挂起状态；步骤S5之后还包括中断控制器在收到中断确认后，在随机存取存储器中将该慢速外设中断的状态信息标注为慢速外设中断活跃状态，并定时清除慢速外设中断活跃状态的慢速外设中断活跃状态的慢速外设中断。
7.根据权利要求5所述的支持芯片互连可扩展慢速外设中断的方法，其特征在于，还包括以慢速外设中断组为单位，连续慢速外设中断号和慢速外设中断连线的对应关系通过配置芯片内部寄存器进行调整实现慢速外设中断组迁移：从任意已经连接完成的芯片发起慢速外设中断组迁移请求，请求配置需要调整慢速外设中断芯片的芯片内部寄存器，更改该芯片负责管理的慢速外设中断组起始值和组数；更新路由表和路由表副本：如果慢速外设中断组迁移请求发往负责一致性管理的芯片，则由负责一致性管理的芯片更新路由表后发请求更新其余芯片的路由表副本；如果慢速外设中断组重分配请求发往非负责一致性管理的芯片，则本芯片更新路由表的副本后，向负责一致性管理一致性的芯片发请求更新路由表，再由负责一致性管理的芯片通知其余芯片更新路由表副本，慢速外设中断迁移配置完成后，保存在随机存取存储器中迁移慢速外设中断的配置信息复位为初始值。
8.一种支持芯片互连可扩展慢速外设中断的装置，包括微处理器、多个慢速外设接口、两个随机存取存储器，其特征在于，所述微处理器中包含多个芯片，每个芯片包含中断控制器、片上网络、多个处理器核和高速互连接口；所述中断控制器与多个慢速外设相连，所述中断控制器通过片上网络与多个处理器核相连，同一个插槽或不同插槽的多个芯片通过高速互连接口相连；所述两个随机存取存储器，一个为固定随机存取存储器，用于保存固定区间范围内慢速外设中断号的配置信息，一个为实时随机存取存储器，用于保存固定区间范围之外慢速外设中断号的配置信息，且实时随机存取存储器采用近期最少使用算法来在更新配置信息时采用选择近期内长久未访问的存储行作为替换行，所述中断控制器被编程或配置以执行权利要求1～7中任意一项所述支持芯片互连可扩展慢速外设中断的方法。
9.一种支持芯片互连可扩展慢速外设中断的装置，包括相互连接的微处理器和存储器，其特征在于，所述微处理器被编程或配置以执行权利要求1～7中任意一项所述支持芯片互连可扩展慢速外设中断的方法。
10.一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，其特征在于，所述计算机程序用于被微处理器编程或配置以执行权利要求1～7中任意一项所述支持芯片互连可扩展慢速外设中断的方法。
