1.一种基于RFSoC与FPGA的高集成多通道数据采集处理系统，包括ADC数据采集预处理模块与ADC采集数据调度模块；其特征在于，针对N阵列N*M个采集通道，ADC数据采集预处理模块为N个射频系统级芯片RFSoC，ADC采集数据调度模块为1个现场可编程门阵列FPGA；每一个RFSoC并行对一个阵列的M个采集通道完成同步数据采集与预处理后，将预处理后的M个采集通道数据打包后通过光纤通道并行输出至FPGA；FPGA中包括两类FIFO缓存和实时调度模块，所述两类FIFO缓存为跨时钟域FIFO和数据缓存FIFO；一个光纤通道对应一个跨时钟域FIFO和一个数据缓存FIFO，并对应设置有一个帧尾标识；跨时钟域FIFO用于缓存来自RFSoC的对应光纤通道的数据，响应于实时调度模块；数据缓存FIFO用于缓存来自对应跨时钟域FIFO的数据，响应于实时调度模块；实时调度模块用于当跨时钟域FIFO为非空，读出跨时钟域FIFO的缓存的数据并写入至对应的数据缓存FIFO；当读出时钟域FIFO的缓存的数据为数据包帧尾时，设置帧尾标识为真；当有数据缓存FIFO为非空，实时调度模块进入数据调度状态，依次轮询各数据缓存FIFO，当有数据缓存FIFO为非空且对应帧尾标识为真，则读出该数据缓存FIFO中缓存的数据以及对应光纤通道所在的阵列号与光纤通道号并写入至FPGA输出接口进行数据发送，发送完成后，设置该光纤通道对应的帧尾标识为假，之后继续轮询各数据缓存FIFO；当所有数据缓存FIFO为空，实时调度模块进入空闲状态。
2.如权利要求1所述系统，其特征在于，所述RFSoC中包括有M个采集通道以及1个数据打包发送单元；每个采集通道由模数转换单元ADC、数字下变频单元DDC和有限长单位冲激响应FIR抽取滤波器依次串联形成。
3.如权利要求2所述系统，其特征在于，RFSoC中数字下变频单元DDC和有限长单位冲激响应FIR抽取滤波器在RFSoC内部集成的ADC采集通道的硬IP中实现。
4.如权利要求3所述系统，其特征在于，RFSoC中的数据打包发送单元由RFSoC内部FPGA模块实现。
5.如权利要求4所述系统，其特征在于，数据打包发送单元可将M个采集通道的数据打包成J个光纤通道的数据包进行发送，J≤M，J由光纤传输速率与M个采集通道数据总带宽共同确定。
6.如权利要求5所述系统，其特征在于，RFSoC中数字下变频单元DDC和有限长单位冲激响应FIR抽取滤波器通过在RFSoC内部集成的ADC采集通道的硬IP以及RFSoC内部FPGA模块的硬件描述语言verilog配合实现。
7.如权利要求1所述系统，其特征在于，跨时钟域FIFO的写时钟采用FPGA的输入接口的时钟域，跨时钟域FIFO的读时钟采用FPGA内部的工作时钟域。
8.如权利要求1所述系统，其特征在于，FPGA的输出接口为高速串行计算机扩展总线标准PCIe接口。
9.如权利要求1所述系统，其特征在于，FPGA的输出接口连接数据处理服务器。
10.如权利要求1所述系统，其特征在于，RFSoC与FPGA之间通过光纤相连。
