1.一种基于FPGA的大带宽复杂扫频干扰信号生成方法，其特征在于，包括：基于扫频调制参数，通过一级DDS生成扫频调制信号；根据所述扫频调制信号，生成多个并行的相位控制字；基于所述并行的相位控制字，在多个并行通道中，通过多个二级DDS生成多个并行的基带信号；根据多个并行的所述基带信号，生成扫频干扰信号。
2.根据权利要求1所述的方法，其特征在于，所述扫频调制参数包括扫频调制函数的频率；其中，所述基于扫频调制参数，通过一级DDS生成扫频调制信号，包括：将所述扫频调制函数的频率作为所述扫频调制信号的频率控制字输入至所述一级DDS，得到所述扫频调制信号。
3.根据权利要求2所述的方法，其特征在于，所述根据所述扫频调制信号，生成多个并行的相位控制字，包括：根据所述扫频调制信号，确定频率控制字和初始相位控制字；根据所述初始相位控制字和所述频率控制字，确定多个并行的所述相位控制字。
4.根据权利要求3所述的方法，其特征在于，所述根据所述初始相位控制字和所述频率控制字，确定多个并行的所述相位控制字，包括：根据所述频率控制字和第 i 时刻第 n 个并行通道的相位控制字，确定第 i 时刻第 n +1个并行通道的相位控制字，其中， n =1,2…… N -1， N 为所述并行通道的总数，第1时刻第1个并行通道的相位控制字为所述初始相位控制字， i =1,2…… I -1，第 I 时刻为扫频驻留时间内的最后一刻；根据所述频率控制字和第 i 时刻第 N 个并行通道的相位控制字，确定第 i +1时刻第1个并行通道的相位控制字。
5.根据权利要求4所述的方法，其特征在于，所述根据所述频率控制字和第 i 时刻第 n 个并行通道的相位控制字，确定第 i 时刻第 n +1个并行通道的相位控制字，包括：将所述频率控制字与所述第 i 时刻第 n 个并行通道的相位控制字之和，确定为所述第 i 时刻第 n +1个并行通道的相位控制字。
6.根据权利要求4所述的方法，其特征在于，所述根据所述频率控制字和第 i 时刻第 N 个并行通道的相位控制字，确定第 i +1时刻第1个并行通道的相位控制字，包括：将所述频率控制字与所述第 i 时刻第 N 个并行通道的相位控制字之和，确定为所述第 i +1时刻第1个并行通道的相位控制字。
7.根据权利要求4所述的方法，其特征在于，所述基于所述并行的相位控制字，在多个并行通道中，通过多个二级DDS生成多个并行的基带信号，包括：将所述频率控制字和所述第 i 时刻第 n 个并行通道的相位控制字输入至第 n 个并行通道中的所述二级DDS中，得到第 i 时刻第 n 个基带信号的数据。
8.根据权利要求4所述的方法，其特征在于，所述扫频驻留时间满足下述公式： ,其中， 为所述扫频驻留时间， 为扫频周期， 为所述并行通道的总数。
9.根据权利要求1所述的方法，其特征在于，所述根据多个并行的所述基带信号，生成扫频干扰信号，包括：分别对所述基带信号进行上变频处理，得到中频信号；通过与所述基带信号的瞬时带宽匹配的射频噪声干扰信号对所述中频信号进行混频处理，得到多个射频干扰信号；对所述多个射频干扰信号进行并串转换处理，生成所述扫频干扰信号。
10.一种基于FPGA的大带宽复杂扫频干扰信号生成装置，其特征在于，所述装置包括处理单元、一级DDS及多个二级DDS；所述一级DDS用于基于扫频调制参数，生成扫频调制信号；所述处理单元用于根据所述扫频调制信号，生成多个并行的相位控制字；所述二级DDS位于所述装置中的多个并行通道中，用于基于所述并行的相位控制字，生成并行的基带信号；所述处理单元还用于根据多个并行的所述基带信号，生成扫频干扰信号。
