一种砖模块电源的控制电路

1.一种砖模块电源的控制电路，其特征在于，包括：DSP控制电源驱动模块；MOS管驱动模块，所述MOS管驱动模块的输入端与所述DSP控制电源驱动模块输出端相连接；电源模块，所述电源模块的输入端与所述MOS管驱动模块相连接。 2.根据权利要求1所述的砖模块电源的控制电路，其特征在于：所述MOS管驱动模块内包括有副边驱动电路、原边驱动电路和隔离电路，所述副边驱动电路、原边驱动电路和隔离电路均与携程端口相连接。 3.根据权利要求2所述的砖模块电源的控制电路，其特征在于：所述副边驱动电路包括驱动芯片U21、驱动芯片U22、电阻R42、电阻R45、电容C52、电容C58和电容C64，所述驱动芯片U21的ENA端口、驱动芯片U21的ENB端口、所述驱动芯片U22的ENA端口和驱动芯片U22的ENB端口均通过电阻R42与携程端口相连接，所述驱动芯片U21的VDD端口和所述驱动芯片U22的VDD端口均与携程端口相连接，所述驱动芯片U22的VDD端口通过电容C52和驱动芯片U22的GND端口相连接，所述驱动芯片U22的VDD端口通过电容C58与地线相接，所述驱动芯片U22的OUTA端口和驱动芯片U22的OUTA端口均与副边驱动电路的输出端口G5相连接，所述驱动芯片U22的INA端口和所述驱动芯片U22的INB端口均与DSP控制电源驱动模块相连接，所述驱动芯片U22的GND端口与所述驱动芯片U21的GND端口相连接，所述驱动芯片U21的INA端口和所述驱动芯片U21的INB端口均与DSP控制电源驱动模块相连接，所述驱动芯片U21的GND端口通过电容C64与所述驱动芯片U21的VDD端口相连接，所述驱动芯片U21的OUTA端口与所述输出端口G6相连接，所述驱动芯片U21的OUTB端口通过电阻R45与所述输出端口G6相连接。 4.根据权利要求2所述的砖模块电源的控制电路，其特征在于：所述原边驱动电路包括电容C49、电容C50、电容C62、电容C63、驱动芯片U5和驱动芯片U6，所述电容C49的一端与携程端口相连接，所述电容C49的另一端接地连接，所述携程端口与所述驱动芯片U5的VDD端口相连接，所述驱动芯片U5的HB端口通过电容C49与地线相连，所述驱动芯片U5的HO与输出端口G1相连接，所述驱动芯片U5的HS端口与地线相连，所述驱动芯片U5的LO端口与输出端口G3相连接，所述驱动芯片U5的VSS与地线相连，所述驱动芯片U5的LI端口与驱动芯片U6的HI端口相连接，所述驱动芯片U5的HI端口与驱动芯片U6的LI端口相连接，所述驱动芯片U6的VSS端口与地线相连，所述驱动芯片U6的LO端口与输出端口G4相连接，所述驱动芯片U6的VDD端口与携程端口相连接，所述驱动芯片U6的HB端口通过电容C50与地线相连，所述驱动芯片U6的HO端口与输出端口G2相连接，所述驱动芯片的HS端口与地线相连，所述电容C62的一端与所述携程端口相连接，所述电容C62的另一端与地线相连接。 5.根据权利要求2所述的砖模块电源的控制电路，其特征在于：所述隔离电路包括电阻R47、电阻R58、电容C59、电容C60和隔离器U7，所述隔离器U7的VDD2端口与携程端口相连接，所述隔离器U7的B1端口与OUTA输出端口相连接，所述隔离器U7的B2端口与OUTB输出端口相连接，所述隔离器U7的GND2端口与地线相连接，所述隔离器U7的VDD1端口与携程端口相连接，所述隔离器U7的A1端口通过电容C60与地线相连，所述隔离器U7的A1端口通过电阻R58与DPWM_OA端口相连,所述隔离器U7的A2端口通过电容C59与地线相连，所述隔离器U7的A2端口通过电阻R47与DPWM_1A端口相连。 6.根据权利要求1所述的砖模块电源的控制电路，其特征在于：电源模块包括原边控制功率电路和副边控制功率电路。 7.根据权利要求6所述的砖模块电源的控制电路，其特征在于：所述原边控制功率电路包括电阻R9、电阻R11、电阻R13、电阻R18、电阻R59、电阻R25、电阻R44、电阻R67、滤波结构、MOS管U9、MOS管U13、MOS管U17、MOS管U18和变压器T2，所述MOS管U9的G极端口通过电阻R13与输入端口G1相连，所述MOS管U9的G极端口通过电阻R44与所述MOS管U9的S极端口相连，所述MOS管U9的D极端口与所述MOS管U18的D极端口相连，所述MOS管U18的G极端口通过电阻R18与输入端口G2相连，所述MOS管U18的G极端口通过电阻R25与所述MOS管U18的S极端口相连，所述MOS管U18的S极端口与所述MOS管U17的D极端口相连，所述MOS管U17的G极端口通过电阻R67和输入端口G4相连接，所述MOS管U17的G极端口通过电阻R11与所述MOS管U17的S极端口相连，所述MOS管U17的S极端口与所述MOS管U13的S极端口相连，所述MOS管U13的S极端口通过电阻R9与所述MOS管U13的G极端口相连接，所述MOS管U13的G极端口通过电阻R59与输入端口G3相连接，所述MOS管U13的D极端口和所述MOS管U9的S极端口均与变压器T2的一端相连接，所述MOS管U17的D极端口和所述MOS管U18的S极端口通过滤波结构与所述变压器T2的另一端相连接，所述滤波结构包括电容C14、电容C24、电容C34和电容C42。 8.根据权利要求7所述的砖模块电源的控制电路，其特征在于：所述副边控制功率电路包括电阻R63、电阻R64、MOS管U10、MOS管U12、MOS管U14、MOS管U15、MOS管U16、MOS管U20、电容C56和电容C57，所述MOS管U20、MOS管U12和MOS管U14并联连接，所述MOS管U20的D极端口、MOS管U12的D极端口和MOS管U14的D极端口均与变压器T2相连，所述MOS管U20的G极端口、MOS管U12的G极端口和MOS管U14的G极端口均与输入端口G6相连接，所述MOS管U14的G极端口通过电阻R64与变压器T2相连接，所述MOS管U10、所述MOS管U15和所述MOS管U16并联连接，所述MOS管U10的D极端口、所述MOS管U15的D极端口和所述MOS管U16的D极端口均与变压器T2相连，所述MOS管U10的G极端口、MOS管U15的G极端口和MOS管U16的G极端口均与输入端口G5相连接，所述MOS管U16的G极端口通过电阻R63与变压器T2相连接，所述MOS管U10的S极端口、所述MOS管U12的S极端口、所述MOS管U14的S极端口、所述MOS管U15的S极端口和所述MOS管U16的S极端口均匀所述MOS管U20的S极端口相连接。