1.一种平均电流均流法控制电路，其特征在于：包括：电源模块，所述电源模块包括砖电源和采样电阻，所述砖电源连接采样电阻；差分采样模块，所述差分采样模块的输入端连接采样电阻；滤波模块，所述滤波模块输入端连接差分采样模块的输出端；第一跟随模块，所述第一跟随模块输入端连接差分采样模块的输出端；第二跟随模块，第二跟随模块输入端连接第一跟随模块输出端，均流母线模块，所述均流母线模块输入端连接所述第二跟随模块输出端；控制芯片，所述控制芯片分别连接滤波模块输出端、第一跟随模块输出端、均流母线模块输出端。
2.根据权利要求1所述的平均电流均流法控制电路，其特征在于：所述差分采样模块包括电阻R67、电阻R112、电阻R22、电阻R18、电容C127、电容C128、电容C129、电容C130、运算放大器U32；所述电阻R67和电阻R112的一端分别连接所述采样电阻；所述电阻R67的另一端连接运算放大器U32同相输入端；所述电阻R112的另一端连接输入运算放大器U32反相输入端；所述放大器U32同相输入端连接有电容C130和电阻R22的输入端，所述电容C130和电阻R22并联，所述电容C129和电阻R22的输出端接地；所述电阻R112与放大器U32反相输入端之间的连接点连接有电容C129输入端，所述电容C129输出端接地；所述运算放大器U32正电源端连接控制芯片；所述运算放大器U32负电源端接地，所述运算放大器U32负电源端和控制芯片的之间通过电容C128进行连接；所述运算放大器U32输出端连接分别连接滤波模块和第一跟随模块；所述放大器U32反相输入端与放大器U32输出端连接有RC并联电路，所述RC并联电路包括并联的电容C127和电阻R18。
3.根据权利要求2所述的平均电流均流法控制电路，其特征在于：所述滤波模块包括电阻R118和电容C137，所述电阻R118输入端连接运算放大器U32输出端，所述电阻R118输出端连接控制芯片的AD端口；所述电阻R118输出端与控制芯片之间的连接点连接电容C137的一端，所述电容C137另一端接地。
4.根据权利要求2所述的平均电流均流法控制电路，其特征在于：所述第一跟随模块包括运算放大器U5、电容C7、电容C126和电阻R110；所述运算放大器U5同相输入端连接运算放大器U32输出端；所述运算放大器U5输出端连接第二跟随模块；所述运算放大器U5输出端连接运算放大器U5反相输入端，形成闭环负反馈；所述运算放大器U5正电源端连接控制芯片；所述运算放大器U5负电源端接地；所述运算放大器U5负电源端与控制芯片之间通过电容C7进行连接；所述运算放大器U5输出端与第二跟随模块连接有RC串联电路的输入端，所述RC串联电路的输出端接地；所述RC串联电路包括串联的电容C126和电阻R110。
5.根据权利要求4所述的平均电流均流法控制电路，其特征在于：所述第二跟随模块包括运算放大器U38和电容121；所述运算放大器U38同相输入端连接运算放大器U5输出端；所述运算放大器U38输出端连接均流母线模块；所述运算放大器U38输出端连接运算放大器U38反相输入端，形成闭环负反馈；所述运算放大器U38正电源端连接控制芯片；所述运算放大器U38负电源端接地；所述运算放大器U38负电源端与控制芯片之间通过电容121进行连接。
6.根据权利要求5所述的平均电流均流法控制电路，其特征在于：所述均流母线模块包括电阻R119、电阻R120、电容C138、电容C139、电容C140和PC端；所述电阻R119一端连接运算放大器U38输出端、另一端连接电阻R120的一端，所述电阻R120另一端连接PC端；所述运算放大器U38输出端连接有电容C139的一端，所述电容C139的另一端接地；所述电阻R119与电阻R120之间的连接点上连接有电容C138和电容C140的一端，所述电容C138和电容C140并联，所述电容C138和电容C140的另一端接地；所述电阻R119与电阻R120之间的连接点连接控制芯片的AD端口；所述PC端连接外部电源，实现并机。
7.根据权利要求1所述的平均电流均流法控制电路，其特征在于：所述控制芯片为数字控制器。
8.根据权利要求6所述的平均电流均流法控制电路，其特征在于：所述外部电源包括一台或者多台电源。
