一种适用于太空强辐射环境下的星载设备硬件架构

1.一种适用于太空强辐射环境下的星载设备硬件架构，其特征在于，所述星载设备硬件架构包括抗辐照反熔丝型FPGA、抗辐照片外SRAM、抗辐照非易失性存储器件、抗辐照DSP、抗辐照SRAM型FPGA、抗辐照可编程只读存储器以及抗辐照MRAM存储器；所述抗辐照反熔丝型FPGA与抗辐照片外SRAM、抗辐照非易失性存储器件、抗辐照DSP、抗辐照SRAM型FPGA、抗辐照可编程只读存储器以及抗辐照MRAM存储器相连，通过EMIF的CE1接口实现抗辐照DSP加载并通过EMIF总线CE2为加载的抗辐照DSP提供访问抗辐照非易失性存储器件的接口，所述抗辐照DSP通过接口对抗辐照非易失性存储器件进行读写访问，抗辐照反熔丝型FPGA按照抗辐照非易失性存储器件的读写时序驱动芯片执行程序重构和升级操作；所述抗辐照可编程只读存储器使用SelectMap接口与抗辐照反熔丝型FPGA连接，用于存储DSP最小系统程序，所述DSP最小系统程序用于对抗辐照非易失性存储器件功能程序进行可靠重构并利用抗辐照非易失性存储器件和抗辐照MRAM存储器分别存储程序和重要参数；将抗辐照非易失性存储器件被等分为N个区域，第一至N-1区域为实际使用区，第N区域为备用区；实际使用区域中的N-1个配置存储区存储不同的抗辐照SRAM型FPGA配置信息，分别对应硬件上的N-1个抗辐照SRAM型FPGA，而实际使用区域中的N-1个抗辐照DSP程序存储区则存储相同的抗辐照DSP程序备份；备用区用于提供一个抗辐照SRAM型FPGA配置信息的备份存储。 2.根据权利要求1所述的星载设备硬件架构，其特征在于，所述抗辐照反熔丝型FPGA对接入外部晶振的时钟进行处理后提供给抗辐照DSP；所述抗辐照SRAM型FPGA的时钟由单独的外部晶振提供。 3.根据权利要求1所述的星载设备硬件架构，其特征在于，所述抗辐照反熔丝型FPGA还用于设计内部FIFO缓冲来进行EMIF时序转换，通过内部FIFO将串行或者并行访问时序转换为统一的EMIF并行时序来供抗辐照DSP访问完成DSP程序从抗辐照PROM或抗辐照非易失性存储器件的加载，同时实现DSP从抗辐照MRAM存储器读写重要参数。 4.根据权利要求1至3任意一项所述的星载设备硬件架构，其特征在于，所述抗辐照反熔丝型FPGA还用于通过SelectMap接口从抗辐照非易失性存储器件分别加载多个抗辐照SRAM型FPGA的配置信息。 5.根据权利要求3所述的星载设备硬件架构，其特征在于，将抗辐照片外SRAM的配置引脚与抗辐照反熔丝型FPGA相连，并且将提供自刷新信号的BUSY引脚与抗辐照DSP的EMIF接口的READY引脚相连，为抗辐照DSP读写抗辐照片外SRAM提供等待信号。 6.根据权利要求5所述的星载设备硬件架构，其特征在于，所述抗辐照反熔丝型FPGA还用于通过配置引脚对抗辐照片外SRAM的EDAC和自刷新功能进行配置。 7.根据权利要求5所述的星载设备硬件架构，其特征在于，所述抗辐照反熔丝型FPGA还用于通过SelectMap接口结合抗辐照非易失性存储器件存储的配置信息，对多个抗辐照SRAM型FPGA的内部SRAM的配置分别进行刷新操作。 8.根据权利要求1所述的星载设备硬件架构，其特征在于，所述抗辐照反熔丝型FPGA按照读写时序驱动两片抗辐照非易失性存储器件芯片，抗辐照DSP通过EMIF总线CE2接口对两片抗辐照非易失性存储器件执行程序重构和升级操作。 9.根据权利要求1所述的星载设备硬件架构，其特征在于，所述抗辐照可编程只读存储器通过选择并行口或串行口，由反熔丝型FPGA转换后接入DSP的EMIF CE1加载口以及对外通讯接口组成DSP最小系统程序来提供软件重构功能。 10.根据权利要求1所述的星载设备硬件架构，其特征在于，所述抗辐照MRAM存储器主要用于存储系统使用的重要参数，其接口为并行口或串行口，抗辐照DSP通过控制抗辐照反熔丝型FPGA进行对所述抗辐照MRAM存储器间接访问。