高速采样电路及包含该高速采样电路的SerDes接收机、芯片

1.高速采样电路，其特征在于，包括：尾电流电路，用于提供尾电流；输入电路，包括MOS管M1和M2，MOS管M1和M2组成输入对管，MOS管M1的源极和MOS管M2的源极连接，MOS管M1的栅极接输入Vip端，MOS管M2的栅极接输入Vin端；隔离电路，包括MOS管M3和M4，MOS管M3和M4作为隔离管，MOS管M3的源极接MOS管M1的漏极，MOS管M4的源极接MOS管M2的漏极，MOS管M3的栅极接MOS管M4的栅极，MOS管M3的漏极接MOS管M5的漏极，MOS管M4的漏极接MOS管M6的漏极，MOS管M5的栅极接MOS管M6的栅极，MOS管M5的源极、MOS管M6源极均连接VDD端；锁存器电路，MOS管M7、M8、M9、M10、M11组成锁存器，MOS管M7的源极、MOS管M9源极均连接VDD端，MOS管M7的栅极连接MOS管M8的栅极，MOS管M9的栅极连接MOS管M10的栅极，MOS管M7的漏极接MOS管M8的漏极，MOS管M9的漏极接MOS管M10的漏极，MOS管M8的源极、MOS管M10的源极和MOS管M11的漏极连接，MOS管M11的栅极接时钟信号CLK，MOS管M11的源极接地；MOS管M5的漏极、MOS管M7的漏极和MOS管M9的栅极共同接输出Von端，MOS管M6的漏极、MOS管M7的栅极和MOS管M9的漏极共同接输出Vop端。 2.根据权利要求1所述的高速采样电路，其特征在于，尾电流电路包括MOS管M0，MOS管M0的漏极连接MOS管M1的源极、MOS管M2的源极，MOS管M0的栅极接Vb，MOS管M0的源极接地。 3.根据权利要求2所述的高速采样电路，其特征在于，当时钟信号CLK为低电平时，锁存器中MOS管M7～M11停止工作，MOS管M3、M4、M5、M6导通，输出信号Vop-Von为放大后的Vip-Vin，此时处于采样阶段；当时钟信号CLK为高电平时，MOS管M0、M1、M2、M3、M4、M5、M6均截止，M7、M8、M9、M10和M11组成的锁存器利用正反馈将采样阶段结束前一刻的采样值锁存输出，此时为判决阶段。 4.根据权利要求2所述的高速采样电路，其特征在于，还包括预充电电路，预充电电路包括MOS管M12、MOS管M13和两个寄生电容Cx，MOS管M12的源极接VDD端，MOS管M13的源极接VDD端，MOS管M12的栅极作为输入Vip端与MOS管M1的栅极连接，MOS管M13的栅极作为输入Vin端与MOS管M2的栅极连接，MOS管M12的漏极接MOS管M1的漏极，MOS管M13的漏极接MOS管M2的漏极，第一寄生电容的一端连接在MOS管M3的源极与接MOS管M1的漏极之间的X点处，第一寄生电容的另一端接地，第二寄生电容的一端连接在MOS管M4源极与接MOS管M2的漏极之间的X点处，第二寄生电容的另一端接地。 5.一种SerDes接收机，其特征在于，包括采样电路，所述采样电路为权利要求1至4中任一项所述的高速采样电路。 6.一种芯片，其特征在于，包括权利要求1至4中任一项所述的高速采样电路。