1.一种互连网络仲裁系统，其特征在于，包括：存储器、写控制器、读控制器和仲裁器：写控制器用于接收数据分组；仲裁器用于通过写控制器提取并改写数据分组中的控制字段，控制字段包括生存时间字段；写控制器还用于将改写后的数据分组写入存储器中；存储器使用虚通道的方式将数据分组存储在多个FIFO队列中；仲裁器还用于通过读控制器从存储器中获得参与仲裁的数据分组的生存时间字段，根据仲裁算法计算生存时间及其加权优先级，然后根据加权优先级仲裁出仲裁结果，并将仲裁结果发送至读控制器；其中，仲裁器用于提取存储器中的生存时间字段，计算age+timestamp_reg_t之和；如果其和超过up_lmt，则将up_lmt赋值给rd_age_reg_t，否则将age+timestamp_reg_t之和赋值给rd_age_reg_t；rd_age_reg_t为微片的读出时间；age为生存时间；timestamp_reg_t为仲裁器的当前时间；up_lmt为生存时间字段的最大值；仲裁器还用于将该微片最终的优先级确定为rd_age_reg_t×Wa+prioi ×Wb，Wa为age的权重，Wb为基础优先级的权重；prioi为虚通道vci对应的基础优先级；读控制器用于根据仲裁器的仲裁结果从存储器中读出相应的数据分组，完成一次数据分组的传输和仲裁过程。
2.根据权利要求1所述的互连网络仲裁系统，其特征在于：数据分组从FIFO队列尾部写入，从FIFO队列头部读出；每个数据分组按照微片的格式进行传输，每个微片携带控制字段，控制字段还包括头标志位、尾标志位和虚通道号；其中每个数据分组的第一个微片为头微片，头微片的头每个数据分组的最后一个微片为尾微片，其余微片为体微片。
3.根据权利要求2所述的互连网络仲裁系统，其特征在于：所述写控制器接收数据分组的头微片后，仲裁器用于提取控制字段中的生存时间字段、虚通道号、头标志位和尾标志位，通过仲裁算法计算后，改写生存时间字段；写控制器还用于将该头微片写入存储器中与虚通道号对应的队列中；仲裁器还用于使用同样的生存时间字段改写该数据分组后续的体微片和尾微片，通过写控制器写入与头微片相同的队列中。
4.根据权利要求3所述的互连网络仲裁系统，其特征在于：所述读控制器用于提取存储器中，各个队列队头的头微片的控制字段中的生存时间字段、虚通道号、头标志位和尾标志位；仲裁器用于根据仲裁算法计算得到仲裁结果，读控制器根据仲裁结果读取该头微片，以及该头微片对应数据分组的后续体微片和尾微片，直到尾微片读出，仲裁器进入下一次仲裁。
5.根据权利要求4所述的互连网络仲裁系统，其特征在于：所述仲裁器包括写控制器时间寄存器、读控制器时间寄存器、时间戳寄存器、基础优先级寄存器、计时寄存器和仲裁模块；写控制器时间寄存器用于存储从写控制器进入的同属于一个数据分组的微片的输入时间；读控制器时间寄存器用于存储仲裁模块在读控制器端记录同属于一个数据分组的微片的读出时间；基础优先级寄存器个数与存储器中虚通道个数相等，用于记录每个虚通道对应的基础优先级；时间戳寄存器用于记录仲裁器的当前时间；计时寄存器用于计时；计时寄存器每经过设定的周期时间，通知时间戳寄存器增加1；当头微片进入写控制器后，仲裁模块用于提取控制字段中的头标志位、尾标志位、虚通道号和生存时间字段；仲裁模块还用于计算age+prioi之和，0≤i≤M-1，M为虚通道个数，M≥1，M和i为整数；如果其和age+prioi≥up_lmt，则仲裁模块用于将up_lmt-timestamp_reg_t之差作为输入时间写入头微片的生存时间字段，同时更新wr_age_reg_t为up_lmt-timestamp_reg_t；如果age+prioi≤up_lmt，则仲裁模块用于将age+prioi - timestamp_reg_t之差作为输入时间写入头微片的生存时间字段，同时更新wr_age_reg_t为age+prioi - timestamp_reg_t；其中，wr_age_reg_t为微片的输入时间。
6.根据权利要求5所述的互连网络仲裁系统，其特征在于：所述读控制器一端，仲裁模块用于提取存储器中各个队列的头部微片的生存时间字段，计算age+timestamp_reg_t之和；仲裁模块还用于选出最终优先级最大的作为仲裁结果；如果最终优先级相同，仲裁模块还用于在相同的最大的最终优先级之中使用随机方式选出仲裁结果。
7.一种互连网络仲裁方法，其特征在于，包括：写入阶段：写控制器接收数据分组；每个数据分组按照微片的格式进行传输，每个微片携带控制字段，控制字段包括头标志位、尾标志位、虚通道号和生存时间字段；其中每个数据分组的第一个微片为头微片，头微片的头每个数据分组的最后一个微片为尾微片，其余微片为体微片；仲裁器通过写控制器提取头微片控制字段中的生存时间字段、虚通道号、头标志位和尾标志位，通过仲裁算法计算后，改写生存时间字段；以及使用同样的生存时间字段改写该数据分组后续的体微片和尾微片；写控制器将该头微片、体微片和尾微片写入存储器中；读出阶段：仲裁器通过读控制器从存储器中获得参与仲裁的数据分组的生存时间字段，根据仲裁算法计算生存时间及其加权优先级，然后根据加权优先级仲裁出仲裁结果；其中，仲裁器计算age+timestamp_reg_t之和；如果其和超过up_lmt，则将up_lmt赋值给rd_age_reg_t，否则将age+timestamp_reg_t之和赋值给rd_age_reg_t；rd_age_reg_t为微片的读出时间；age为生存时间；timestamp_reg_t为仲裁器的当前时间；up_lmt为生存时间字段的最大值；仲裁器还将该微片最终的优先级确定为rd_age_reg_t×Wa+prioi ×Wb，Wa为age的权重，Wb为基础优先级的权重；prioi为虚通道vci对应的基础优先级；读控制器根据仲裁结果读取该头微片，以及该头微片对应数据分组的后续体微片和尾微片，直到尾微片读出，完成一次数据分组的传输和仲裁过程。
8.根据权利要求7所述的互连网络仲裁方法，其特征在于：所述仲裁器包括写控制器时间寄存器、读控制器时间寄存器、时间戳寄存器、基础优先级寄存器和仲裁模块；写入阶段具体包括如下步骤：S101，头微片进入写控制器，头微片的头标志位、尾标志位、虚通道号和生存时间字段被仲裁模块提取；S102，仲裁模块从基础优先级寄存器中提取基础优先级prioi，其中i为vc对应编号，0≤i≤M-1，i为整数；M为虚通道个数；S103，仲裁模块计算age+prioi之和，并提取时间戳寄存器记录的当前时间值timestamp_reg_t，如果age+prioi≥up_lmt，则执行步骤S104；否则，执行步骤S105；S104，将up_lmt- timestamp_reg_t之差写入头微片的生存时间字段，执行步骤S106；S105，将age+prioi- timestamp_reg_t之差写入头微片的生存时间字段，执行步骤S106；S106，更新写控制器时间寄存器的输入时间wr_age_reg_t为生存时间字段的值，执行步骤S107；S107，该头微片的后续体微片和尾微片的生存时间字段重新赋值为写控制器时间寄存器输入时间的值wr_age_reg_t，执行步骤S108；S108，仲裁模块选通写控制器中vc值i对应的通道，将该微片写入存储器；S109，如果尾微片写入存储器，完成本次写入流程；否则，执行步骤S106；读出阶段具体包括如下步骤：S201，存储器中各队列头部的头微片的头标志位、尾标志位、虚通道号和生存时间字段被仲裁模块提取；S202，仲裁模块提取时间戳寄存器当前时间的值timestamp_reg_t并计算agei+timestamp_reg_t之和，如果agei+timestamp_reg_t≥up_lmt，则执行步骤S203；否则执行步骤S204；S203，将up_lmt赋值给读控制器时间寄存器微片的读出时间rd_age_reg_t，执行步骤S205；S204，将agei+ timestamp_reg_t赋值给rd_age_reg_t i，执行步骤S205；S205，仲裁模块选择rd_age_reg_t i×Wa+prioi ×Wb 值最大的虚通道编号作为仲裁结果，如果存在多个相等的最大值，执行步骤S206；否则，执行步骤S207；S206，根据多个相等的rd_age_reg_t i×Wa+prioi ×Wb 对应的编号，随机选择一个编号作为仲裁结果，执行步骤S207；S207，仲裁模块选通读控制器的第i个通道，将微片读出；S208，如果尾微片读出存储器，则完成本次读出流程；否则，执行步骤S207。
9.一种互联网络仲裁装置，其特征在于，使用权利要求1-6任一项所述的系统。
10.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现权利要求7-8任一项所述方法的步骤。
