1.一种用于ADC的高精度张弛振荡器，其特征在于：所述振荡器包括电流源I1与I2、电容器CRES、比较器、反相器INV1、INV2、振荡器晶体管组和电压选择开关TG；所述比较器与反相器INV1、电容器CRES相连，还与振荡器晶体管组中的晶体管M1、 M2相连；比较器连有偏置电源VB1、VB2、VB3，以及校准信号端口Caln1~ CalnN、Calp1~ CalpN，通过接入校准信号Vn1~VnN、Vp1~VpN，来校准在比较过程中存在的失配问题；所述振荡器通过对比较器失配的校准来实现振荡器的高精度，电压选择开关根据比较器输出结果选择相应标准电压以实现振荡输出；所述电流源I1的下端连接晶体管M1的源极，上端接入供电电源；电流源I2的上端连接振荡器晶体管组中的M2的源极，下端接地；振荡器晶体管组中的M1、M2的漏极与比较器输入端口VIP以及电容CRES上极板接在一起，栅极与比较器输出端口Vout相接；电容器CRES上极板接比较器输入端VIP；下级板接地；输入端VIP从电容CRES上极板相连接；输入端VIN与选择开关TG右端相连接；反相器INV1左端接比较器输出端口Vout；右端与反相器INV2的左端相连接并且作为选择开关TG的输入信号端VOSC_B；反相器INV2的右端与选择开关TG的输入信号端VOSC相连接并且作为整体电路的输出端；电压选择开关TG接入待选参考电压VRES1、VRES2；右端接入比较器输入端VIN；所述电压选择开关TG包括电压选择开关和振荡器晶体管组的晶体管M1、M2、M3、M4；晶体管M1、M4的栅极接入信号VOSC，M1的源极与M2的漏极相连接，并接入参考电位VRES2，M1的漏极与M2的源极相连接，M2的栅极与M3的栅极相连接，并接入信号VOSC_B；M3的源极与M4的漏极相连接，并接入参考电位VRES1； M3的漏极与M4的源极相连接并与M1的漏极与M2的源极相连作为输出端口OUT；当信号VOSC为高电平、VOSC_B为低电平时，晶体管M1、M2关断；M3、M4导通，输出端口OUT的输出电压OUT为VRES1；当信号VOSC为低电平、VOSC_B为高电平时，晶体管M1、M2导通；晶体管M3、M4关断，输出端口OUT的输出电压OUT为VRES2。
2.根据权利要求1所述的一种用于ADC的高精度张弛振荡器，其特征在于：振荡器工作时振荡输出信号，方法为：步骤S1、若Vout为低电平，则晶体管M1导通，M2关断，CRES被充电将VIP拉到高电平；而电压选择开关TG根据比较器的输出Vout选择低参考电压VRES2，则VIN为低电平；系统输出VOSC为低电平；步骤S2、随后，由于VIP>VIN，比较器输出端Voutp为高电平，此时晶体管M2导通，M1关断，CRES对地放电将VIP拉到低电平；而电压选择开关TG根据比较器的输出Vout选择高参考电压VRES1，则VIN为高电平，使系统输出VOSC高电平；步骤S1、步骤S2循环往复。
3.根据权利要求2所述的一种用于ADC的高精度张弛振荡器，其特征在于：所述比较器由电流源Ic0~IcN+1以及振荡器晶体管组中的晶体管M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、Mn1~MnN和Mp1~MpN组成；晶体管M1、M2栅极接入偏置电源VB1，源极接地，M1的漏极与M3的源极相连；M2的漏极与M4的源极相连；晶体管M3、M4栅极接入偏置电源VB2，M3的漏极与M5的漏极相连；M4的漏极与M6的漏极相连；晶体管M5、M6栅极接入偏置电源VB3，M5的源极与M7的漏极相连；M6的源极与M8的漏极相连；晶体管M7、M8栅极短接并接入M3与M5的漏极，源极接入电源电位；晶体管M9、M10的源极均与电流源Ic1下端相连接，M9栅极接入VIN信号，漏极与M1的漏极相连接；M10栅极接入VIP信号，漏极与M2的漏极相连接；其余晶体管Mn1~MnN和Mp1~MpN，都根据序号1~N成对排布；晶体管Mn1与Mp1的源极均与电流源Ic2下端相连接，Mn1栅极接入Caln1信号，漏极与M1的漏极相连接；Mp1栅极接入Calp1信号，漏极与M2的漏极相连接；晶体管MnN与MpN的源极均与电流源IcN+1下端相连接，MnN栅极接入CalnN信号，漏极与M1的漏极相连接；MpN栅极接入CalpN信号，漏极与M2的漏极相连接；晶体管M11的栅极M4、M6的漏极相连接，源极接地，漏极与电流源Ic0下端相连接，并作为比较器输出端Vout；当VIP > VIN时，流经晶体管M2的电流变小，晶体管M2的漏极电位下降，晶体管M1的漏极电位上升；晶体管M11的栅极电位下降，则晶体管M11的漏极电位上升，输入信号VIP-VIN就通过多级运放结构增益放大并最终输出高电平。
4.根据权利要求1所述的一种用于ADC的高精度张弛振荡器，其特征在于：所述校准信号Vn1~VnN、Vp1~VpN为通过外部FPGA输入或内部DAC产生的校准信号。
5.根据权利要求3所述的一种用于ADC的高精度张弛振荡器，其特征在于：所述比较器的多级运放结构为大增益的两级运放结构。
