CN115208382B一种生成驱动信号死区的逻辑电路-转果果

摘要

本发明属于集成电路技术领域，具体的说是涉及一种生成驱动信号死区的逻辑电路。本电路产生分别驱动功率MOS上管和下管的驱动信号。上下部分具有相同的结构，由四个传输门与四个或非门以及反相器组成。输入信号为固定的PWM波和前一级生成的死区时间，其中死区时间以一定宽度的窄脉冲表示，通过脉冲的边沿触发输出带有死区时间的PWM波形。本发明通过逻辑门的形式产生带有死区时间的驱动信号，防止驱动电路产生直通损耗，提高电路安全性与稳定性。

1.一种生成驱动信号死区的逻辑电路，其特征在于，包括第一传输门、第二传输门、第三传输门、第四传输门和第一或非门、第二或非门、第三或非门、第四或非门以及反相器；所述第一传输门的输入接输入PWM信号，第一传输门的上控制端接输入死区时间信号，第一传输门的下控制端接输入死区时间信号的反相，第一传输门的输出接第一或非门的第二输入端和第二传输门的输出端；第一或非门的输出端接第三传输门的输入和第二或非门的第二输入，第二或非门的输出端接第二传输门的输入；第二传输门的上控制端接输入死区信号的反相，下控制端接输入死区信号；第三传输门的上控制端接输入死区信号的反相，下控制端接输入死区信号，第三传输门的输出接第三或非门的第二输入和第四传输门的输出；第三或非门的输出接第四或非门的第二输入和带死区PWM波的输出；第四或非门的输出接第四传输门的输入；第四传输门的上控制端接输入死区信号，下控制端接输入死区信号的反相；第一或非门的第一输入端和第四或非门的第一输入端接外部置位输入；第二或非门的第一输入端和第三或非门的第一输入端接输入PWM信号的反相。

CN106374893ACN106374893A CN106877653ACN106877653A