一种适配高速网链路层与400G以太网物理编码子层的装置

1.一种适配高速网链路层与400G以太网物理编码子层的装置，其特征在于，包括发送转换模块（TX_TRANS）、发送模块（ADAPT_TX）、接收模块（ADAPT_RX）、接收转换模块（RX_TRANS）、寄存器管理模块（ADAPT_CSR），所述发送转换模块（TX_TRANS）、发送模块（ADAPT_TX）两者相互连接构成适配高速网链路层与400G以太网物理编码子层的数据发送通道，所述接收模块（ADAPT_RX）、接收转换模块（RX_TRANS）两者相互连接构成适配高速网链路层与400G以太网物理编码子层的数据接收通道，所述寄存器管理模块（ADAPT_CSR）分别与发送转换模块（TX_TRANS）、发送模块（ADAPT_TX）、接收模块（ADAPT_RX）、接收转换模块（RX_TRANS）相连以提供发送及接收的状态存储，所述发送转换模块（TX_TRANS）包括发送FIFO读写控制逻辑（TX_FIFO_CTRL）、链路状态平滑控制逻辑（READY_SMOOTH_CTRL）以及两个发送缓冲区（TX_FIFO_0和TX_FIFO_1），两个发送缓冲区（TX_FIFO_0和TX_FIFO_1）的上溢信号相或形成数据发送FIFO上溢信号，并输出到寄存器管理模块（ADAPT_CSR）；两个发送缓冲区（TX_FIFO_0和TX_FIFO_1）的下溢信号相或形成数据发送FIFO下溢信号，并输出到寄存器管理模块（ADAPT_CSR）；发送FIFO读写控制逻辑（TX_FIFO_CTRL）用于控制两个发送缓冲区（TX_FIFO_0和TX_FIFO_1）的读写；链路状态平滑控制逻辑（READY_SMOOTH_CTRL）用于平滑输出到外部数据链路层的传输通道可用状态；所述发送转换模块（TX_TRANS）用于接收外部高速网链路层接口发送的256位宽数据，将其轮流写入两个256位宽的两个发送缓冲区（TX_FIFO_0和TX_FIFO_1），以及根据发送模块（ADAPT_TX）发出的数据读取信号，从两个发送缓冲区（TX_FIFO_0和TX_FIFO_1）中并行读出256位宽数据，合并为512位宽的数据后返回给发送模块（ADAPT_TX）。 2.根据权利要求1所述的适配高速网链路层与400G以太网物理编码子层的装置，其特征在于，所述发送模块（ADAPT_TX）包括用于控制以太网的封装和发送的发送状态机（TX_FSM），所述发送状态机（TX_FSM）的要素包括：发送状态机（TX_FSM）各个状态、各个状态下的操作、状态的转移条件；如果链路层的数据带宽低于编码子层带宽，则将以较小的以太帧封装数据，并且在以太帧之间填充空闲字符（IDL）以适配带宽，如果链路层的数据带宽等于或高于编码子层带宽，则将以较大的以太帧封装数据，但单个以太帧封装的分片数目最多不超过以太帧包含的分片数目的最大值配置信号的限制；所述发送模块（ADAPT_TX）用于启动链路的初始化过程，完成后向发送转换模块发送缓冲区读信号，从而获得512位宽的数据并将其封装在以太帧中，并发送给外部以太网编码子层接口。 3.根据权利要求2所述的适配高速网链路层与400G以太网物理编码子层的装置，其特征在于，所述发送状态机（TX_FSM）各个状态包括：发送空闲（TX_SM_IDLE）状态、发送起始（TX_SM_START）状态、发送数据（TX_SM_DATA）状态、发送结束（TX_SM_TERM）状态和发送故障（TX_SM_FAULT）状态。 4.根据权利要求3所述的适配高速网链路层与400G以太网物理编码子层的装置，其特征在于，所述接收模块（ADAPT_RX）包含接收对齐单元（RX_ALIGN）、接收状态机（RX_FSM）和链路故障检测单元（RX_FAULT_DETECT），所述接收对齐单元（RX_ALIGN）用于检测接收数据和控制信号中以太帧头部信息出现的位置，并根据其位置信息进行移位操作并产生对齐数据供接收状态机处理；所述接收状态机（RX_FSM）用于控制以太帧的封装和发送，接收状态机（RX_FSM）的要素包括：接收状态机（RX_FSM）的各个状态、各个状态下的操作、状态的转移条件；所述链路故障检测单元（RX_FAULT_DETECT）用于统计接收数据中本地错误序列和远程错误序列出现的频次，由此控制本地链路故障信号和远程链路故障信号；所述接收模块（ADAPT_RX）用于从外部以太网编码子层接口接收512位宽的以太网数据流进行接收对齐处理，去掉以太帧的头部和尾部信息后，将剩余数据写入接收转换模块（RX_TRANS）。 5.根据权利要求4所述的适配高速网链路层与400G以太网物理编码子层的装置，其特征在于，所述接收状态机（RX_FSM）的各个状态包括：接收空闲（RX_SM_IDLE）状态、接收头部（RX_SM_HEADER）状态、接收数据（RX_SM_DATA）状态、接收结束（RX_SM_TERM）状态以及接收错误（RX_SM_ERROR）状态。 6.根据权利要求5所述的适配高速网链路层与400G以太网物理编码子层的装置，其特征在于，所述接收转换模块（RX_TRANS）包括接收缓冲区读写控制逻辑（RX_FIFO_CTRL）以及两个接收缓冲区（RX_FIFO_0和RX_FIFO_1），所述两个接收缓冲区（RX_FIFO_0和RX_FIFO_1）的上溢信号相或形成数据接收FIFO上溢信号，并输出到寄存器管理模块（ADAPT_CSR）；两个接收缓冲区（RX_FIFO_0和RX_FIFO_1）的下溢信号相或形成数据接收FIFO下溢信号，并输出到寄存器管理模块（ADAPT_CSR）；所述接收缓冲区读写控制逻辑（RX_FIFO_CTRL）用于控制两个接收缓冲区（RX_FIFO_0和RX_FIFO_1）的读写；所述接收转换模块（RX_TRANS）用于根据接收模块（ADAPT_RX）的写入信号将512位宽的数据拆分后并行写入两个接收缓冲区（RX_FIFO_0和RX_FIFO_1），以及从两个接收缓冲区（RX_FIFO_0和RX_FIFO_1）中轮流读出256位宽数据并发送给外部高速网链路层接口。 7.根据权利要求6所述的适配高速网链路层与400G以太网物理编码子层的装置，其特征在于，所述寄存器管理模块（ADAPT_CSR）包括配置寄存器组（CFG_REG）、状态寄存器组（STA_REG）和寄存器访问接口处理单元（MD），所述配置寄存器组（CFG_REG）产生配置信号用于控制其他功能模块的行为，状态寄存器组（STA_REG）收集其他功能模块产生的状态信号用于观测，寄存器访问接口处理单元（MD）用于访问配置寄存器和状态寄存器，从而通过接口的读操作获得配置寄存器和状态寄存器的数值，通过接口的写操作改变配置寄存器的数值；所述配置寄存器组（CFG_REG）产生的配置信号包括：链路可用状态延迟阀值、链路不可用状态延迟阀值、以太帧包含的分片（Flit）数目的最大值、本地错误序列阀值、远程错误序列阀值；所述状态寄存器组（STA_REG）收集的状态信号包括：数据发送FIFO上溢、数据发送FIFO下溢、数据接收FIFO上溢、数据接收FIFO下溢，所述寄存器访问接口处理单元（MD）用于控制配置寄存器组（CFG_REG）、状态寄存器组（STA_REG）两者的读写。 8.一种网络设备，包括400G以太网PCS和高速网链路层DLL，其特征在于，所述400G以太网PCS、高速网链路层DLL之间串接有权利要求1～7中任意一项所述适配高速网链路层与400G以太网物理编码子层的装置，所述适配高速网链路层与400G以太网物理编码子层的装置一端与高速网链路层DLL相连、另一端直接与400G以太网PCS相连或通过多路选择器MUX间接与400G以太网PCS相连。 9.一种高性能计算系统，包括400G以太网PCS和高速网链路层DLL，其特征在于，所述400G以太网PCS、高速网链路层DLL之间串接有权利要求1～7中任意一项所述适配高速网链路层与400G以太网物理编码子层的装置，所述适配高速网链路层与400G以太网物理编码子层的装置一端与高速网链路层DLL相连、另一端直接与400G以太网PCS相连或通过多路选择器MUX间接与400G以太网PCS相连。