1.一种低压基准电压产生电路，其特征在于，包括基准电流源模块、缓冲器模块和高阶温度补偿模块，其中，所述基准电流源模块用于分别向所述缓冲器模块和所述高阶温度补偿模块提供零温度电流，并向所述缓冲器模块提供负温度特性电压；所述基准电流源模块包括：第六至第九晶体管、误差放大器、第一至第四电阻，第六晶体管的源极与第七晶体管的源极相连后连接到预设电源，所述第六晶体管的栅极与所述第七晶体管的栅极相连且具有第一节点；第八晶体管的发射极与所述第六晶体管的漏极相连且具有第二节点，所述第八晶体管的基极与集电极相连后接地；第一电阻的一端与所述第七晶体管的漏极相连且具有第三节点；第九晶体管的发射极与所述第一电阻的另一端相连，所述第九晶体管的基极与集电极相连后接地；所述误差放大器的正输入端与所述第三节点相连，所述误差放大器的负输入端与所述第二节点相连，所述误差放大器的输出端与所述第一节点相连后连接到所述缓冲器模块；第二电阻的一端与所述误差放大器的负输入端相连；第三电阻的一端与所述误差放大器的正输入端相连，所述第三电阻的另一端与所述第二电阻的另一端相连且具有第四节点，所述第四节点连接到所述缓冲器模块和第四电阻的一端，所述第四电阻的另一端接地；所述缓冲器模块用于根据所述零温度电流生成具有正温度特性的失调电压，并将所述失调电压与所述负温度特性电压进行叠加，以输出第一带隙基准电压；所述高阶温度补偿模块用于根据所述零温度电流对所述第一带隙基准电压进行高阶温度补偿，以使所述缓冲器模块输出低温漂带隙基准电压。
2.根据权利要求1所述的低压基准电压产生电路，其特征在于，所述缓冲器模块包括至少一个缓冲器。
3.根据权利要求2所述的低压基准电压产生电路，其特征在于，所述缓冲器为多个时，多个所述缓冲器级联。
4.根据权利要求2或3所述的低压基准电压产生电路，其特征在于，所述缓冲器包括：第一晶体管，所述第一晶体管的源极连接到所述预设电源，所述第一晶体管的栅极与所述第一节点相连；第二晶体管和第三晶体管，所述第二晶体管的源极与所述第三晶体管的源极相连后连接到所述第一晶体管的漏极，所述第二晶体管的栅极与所述第四节点相连，所述第三晶体管的栅极与漏极相连后作为所述缓冲器的级联输出端；第四晶体管，所述第四晶体管的栅极与漏极相连后连接到所述第二晶体管的漏极，所述第四晶体管的源极接地；第五晶体管，所述第五晶体管的栅极与所述第四晶体管的栅极相连，所述第五晶体管的漏极与所述第三晶体管的漏极相连，所述第五晶体管的源极接地。
5.根据权利要求4所述的低压基准电压产生电路，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管均为PMOS管，所述第四晶体管和所述第五晶体管均为NMOS管。
6.根据权利要求5所述的低压基准电压产生电路，其特征在于，所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管工作在亚阈值区。
7.根据权利要求5所述的低压基准电压产生电路，其特征在于，所述第二晶体管与所述第三晶体管的尺寸比例为1：M，所述第四晶体管与所述第五晶体管的尺寸比例为P：1，其中，M和P为大于1的正整数。
8.根据权利要求1所述的低压基准电压产生电路，其特征在于，所述第八晶体管与所述第九晶体管的发射极面积之比为1：N，其中，N为大于1的整数。
9.根据权利要求4所述的低压基准电压产生电路，其特征在于，所述高阶温度补偿模块包括：第十晶体管，所述第十晶体管的源极连接到所述预设电源，所述第十晶体管的栅极与所述误差放大器的输出端相连；第十一晶体管，所述第十一晶体管的发射极与所述第十晶体管的漏极相连且具有第五节点，所述第十一晶体管的集电极与基极相连后接地；第五电阻，所述第五电阻的一端与所述第五节点相连，所述第五电阻的另一端与所述第二节点相连；第六电阻，所述第六电阻的一端与所述第五节点相连，所述第六电阻的另一端与所述第三节点相连。
10.根据权利要求9所述的低压基准电压产生电路，其特征在于，所述第八晶体管、所述第九晶体管和所述第十一晶体管均为双极型晶体管。
11.根据权利要求9所述的低压基准电压产生电路，其特征在于，所述第六晶体管、所述第七晶体管和所述第十晶体管均为PMOS管，且尺寸相等。
12.根据权利要求10所述的低压基准电压产生电路，其特征在于，所述缓冲器模块输出的最终低温漂带隙基准电压根据所述第八晶体管的发射极-基极电压、所述第十一晶体管的发射极-基极电压、所述第二电阻的阻值、所述第四电阻的阻值、所述第五电阻的阻值以及所述第三晶体管的栅极-源极电压与所述第四晶体管的栅极-源极电压之差确定。
13.一种芯片，其特征在于，包括根据权利要求1-12中任一项所述的低压基准电压产生电路。
