1.一种基于DDR SDRAM的SAR成像数据转置处理系统，其特征在于，包括数据输入接口、输入数据通道切换模块、写RAM控制单元、读RAM控制单元、第一RAM组、第二RAM组、输出数据通道切换模块、异步FIFO、输出驱动和DDR SDRAM；其中，所述第一RAM组和第二RAM组均具有N个独立的RAM块，所有RAM块的数据输入位宽相同，深度相同，每一个RAM块都有独立的写使能信号输入端口、写地址信号输入端口、写数据输入总线、读使能信号输入端口、读地址信号输入端口和读数据输出总线；所述写RAM控制单元内部有两个计数器，分别是第一写计数器和第二写计数器，读RAM控制单元内部有一个读计数器；所述数据输入接口输出端接输入数据通道切换模块的输入端，第一RAM组和第二RAM组的写数据输入总线连接输入数据通道切换模块的输出端，第一RAM组和第二RAM组的写使能端口连接写RAM控制单元的使能信号输出端口，第一RAM组和第二RAM组的写地址端口连接写RAM控制单元的地址信号输出端口；第一RAM组和第二RAM组的读数据输出总线连接输出数据通道切换模块的输入端，第一RAM组和第二RAM组的读使能端口连接读RAM控制单元的使能信号输出端口，第一RAM组和第二RAM组的读地址端口连接读RAM控制单元的地址信号输出端口；写RAM控制单元的RAM组可读标志信号输出端口连接到读RAM控制单元的可读标志信号输入端口；读RAM控制单元的RAM组可写标志信号输出端口连接到写RAM控制单元的可写标志信号输入端口；输出数据通道切换模块的输出端接异步FIFO的输入端；异步FIFO的输出端连接到输出驱动的输入端，输出驱动的输出端连接到DDR SDRAM的用户接口；所述输入数据通道切换模块用于数据输入到RAM组之间的数据通路选择；输出数据通道切换模块用于RAM组到异步FIFO之间的数据通路选择；写RAM控制单元在第一写计数器和第二写计数器的控制下产生相应的写使能信号以及相应的写地址信号，从而将输入数据写入到第一RAM组或第二RAM组中，同时将当前写入的RAM组可读标志信号置为0；第一写计数器每次自加步长为1，写地址信号每次自加1，第一写计数器达到设定的第一写上限值后，第一写计数器清零并重新开始计数，写地址信号清零并重新开始增加；第一写计数器每次达到设定的第一写上限值后，写RAM控制单元产生写下一RAM块的使能信号；第一写计数器每次达到设定的第一写上限值后，第二写计数器自加1，达到设定的第二写上限值后，第二写计数器清零并重新开始计数；第一写计数器达到设定的第一写上限值并且第二写计数器达到设定的第二写上限值后，写RAM控制单元产生写另一RAM组第一个RAM块的使能信号，并将当前写入的RAM组可读标志信号置为1；读RAM控制单元在读计数器的控制下产生相应的读使能信号以及相应的读地址信号，从而将指定的RAM空间中的数据输出到输出数据通道切换模块，同时将当前RAM组的可写标志信号置为0；读计数器每次自加步长为1，读地址信号每次自加1，读计数器达到设定的读上限值后，读计数器清零并重新开始计数，读地址信号清零并重新开始增加；读计数器每次达到设定的读上限值后，读RAM控制单元产生读另一RAM组的使能信号，并将当前RAM组的可写标志信号置为1；异步FIFO用于跨时钟域的数据传输，其数据输入端位宽等于单个RAM组中所有RAM块的数据输出的位宽之和，数据输出端位宽等于单个RAM块数据输出位宽的8倍；输出驱动将从异步FIFO中读出的数据写入到DDR SDRAM中，从两个RAM组中读出的数据写入到DDR SDRAM的起始地址增加量等于每一RAM组中RAM块的个数；单个RAM组中同一地址上的数据写入到DDR SDRAM中的相邻地址中，相邻地址上的数据写入到DDR SDRAM中的地址增加量等于输入数据的列长度。
2.根据权利要求1所述的一种基于DDR SDRAM的SAR成像数据转置处理系统，其特征在于，数据输入接口输入数据是按行顺序输入。
3.根据权利要求1所述的一种基于DDR SDRAM的SAR成像数据转置处理系统，其特征在于，所述第一RAM组和第二RAM组中RAM块的个数为8的整数倍，每个RAM块的数据输入位宽等于输入数据的位宽，深度等于输入数据的行长度。
4.根据权利要求1所述的一种基于DDR SDRAM的SAR成像数据转置处理系统，其特征在于，所述第一写上限值等于RAM块的深度，第二写上限值等于每组RAM中的RAM块数，读上限值等于RAM块的深度。
