1.一种提高开通性能的碳化硅MOSFET驱动电路，其特征在于，包括：PWM驱动模块，用于基于接收的PWM信号，向碳化硅MOSFET发送驱动信号，以控制所述碳化硅MOSFET的通断；漏源极电压获取模块，用于获取所述碳化硅MOSFET的漏源极电压；漏极电流获取模块，用于获取所述碳化硅MOSFET的漏极电流；栅极电流控制模块，用于当所述漏极电流上升到第一设定值时，栅极电流控制电路接通，以降低所述碳化硅MOSFET的栅极电流；当所述漏源极电压下降到第二设定值时，所述栅极电流控制电路断开，以增加所述碳化硅MOSFET的栅极电流；所述第一设定值为k 1 *I L ，所述第二设定值为k 2 *V DC ，k 1 ,k 2 的取值分别满足0.7<k 1 <1，0.7<k 2 <1；所述I L 是负载电流，所述V DC 是母线电压。
2.如权利要求1所述的碳化硅MOSFET驱动电路，其特征在于，所述漏源极电压获取模块包括漏源极电压检测电路；所述漏源极电压检测电路的两个输入端分别与所述碳化硅MOSFET的漏极和源极相连，所述漏源极电压检测电路的输出端与所述栅极电流控制电路的第一输入端相连。
3.如权利要求1所述的碳化硅MOSFET驱动电路，其特征在于，所述漏极电流获取模块包括漏极电流检测电路；所述漏极电流检测电路的输入端与所述碳化硅MOSFET的源极相连，所述漏极电流检测电路的输出端与所述栅极电流控制电路的第二输入端相连。
4.如权利要求1所述的碳化硅MOSFET驱动电路，其特征在于，所述栅极电流控制电路，包括：电压比较模块、电流比较模块、第一与门、第一栅极驱动器、辅助MOSFET、以及RC并联电路；所述RC并联电路包括并联的第一电阻和第一电容；所述电压比较模块的输入端作为所述栅极电流控制电路的第一输入端，与漏源极电压检测电路的输出端相连；所述电压比较模块的输出端与所述第一与门的第一输入端相连；所述电流比较模块的输入端作为所述栅极电流控制电路的第二输入端，与漏极电流检测电路的输出端相连；所述电流比较模块的输出端与所述第一与门的第二输入端相连；所述第一与门的输出端与所述第一栅极驱动器的输入端相连；所述第一栅极驱动器的输出端与所述辅助MOSFET的栅极相连；所述RC并联电路的一端接地，另一端与所述辅助MOSFET的源极相连；所述辅助MOSFET的漏极作为所述栅极电流控制电路的输出端，与所述碳化硅MOSFET的栅极相连。
5.如权利要求2所述的碳化硅MOSFET驱动电路，其特征在于，所述漏源极电压检测电路包括：第二电阻、第三电阻和第一运算放大器；所述第二电阻的一端与所述碳化硅MOSFET的漏极相连，所述第二电阻的另一端与所述第三电阻的一端以及所述第一运算放大器的同相输入端相连；所述第三电阻的另一端与所述碳化硅MOSFET的源极相连；所述第一运算放大器的反相输入端与所述第一运算放大器的输出端相连作为所述漏源极电压检测电路的输出端。
6.如权利要求3所述的碳化硅MOSFET驱动电路，其特征在于，所述漏极电流检测电路包括：检流电阻、第四电阻、第五电阻、第六电阻、第七电阻和第二运算放大器；所述检流电阻的一端与所述碳化硅MOSFET的源极及所述第四电阻的一端相连；所述检流电阻的另一端与所述第六电阻的一端相连；所述第四电阻的另一端与所述第五电阻的一端及所述第二运算放大器的同相输入端相连；所述第五电阻的另一端接地，所述第六电阻的另一端与所述第七电阻的一端及所述第二运算放大器反相的输入端相连；所述第七电阻的另一端与所述第二运算放大器的输出端相连作为所述漏极电流检测电路的输出端。
7.一种碳化硅MOSFET驱动电路的控制方法，其特征在于，包括：基于接收的PWM信号，向碳化硅MOSFET发送驱动信号，以控制所述碳化硅MOSFET的通断；获取所述碳化硅MOSFET的漏源极电压和漏极电流；当所述漏极电流上升到第一设定值时，栅极电流控制电路接通，以降低所述碳化硅MOSFET的栅极电流；当所述漏源极电压下降到第二设定值时，所述栅极电流控制电路断开，以增加所述碳化硅MOSFET的栅极电流；所述第一设定值为k 1 *I L ，所述第二设定值为k 2 *V DC ，k 1 ,k 2 的取值分别满足0.7<k 1 <1，0.7<k 2 <1；所述I L 是负载电流，所述V DC 是母线电压。
8.如权利要求7所述的方法，其特征在于，所述栅极电流控制电路，包括：电压比较模块、电流比较模块、第一与门、第一栅极驱动器、辅助MOSFET、以及RC并联电路；所述RC并联电路包括并联的第一电阻和第一电容；所述电压比较模块的输入端作为所述栅极电流控制电路的第一输入端，与漏源极电压检测电路的输出端相连；所述电压比较模块的输出端与所述第一与门的第一输入端相连；所述电流比较模块的输入端作为所述栅极电流控制电路的第二输入端，与漏极电流检测电路的输出端相连；所述电流比较模块的输出端与所述第一与门的第二输入端相连；所述第一与门的输出端与所述第一栅极驱动器的输入端相连；所述第一栅极驱动器的输出端与所述辅助MOSFET的栅极相连；所述RC并联电路的一端接地，另一端与所述辅助MOSFET的源极相连；所述辅助MOSFET的漏极作为所述栅极电流控制电路的输出端，与所述碳化硅MOSFET的栅极相连。
