1.一种多手段融合的星载接收机的抗单粒子方法，所述的星载接收机的数字信号处理部分包括依次连接的模数转换器ADC采样、数字下变频器、抗干扰模块、二次量化模块、捕获模块、跟踪模块、存储器和译码模块，所述的星载接收机的接口部分包括串口、1553B接口和各芯片之间的接口；其特征在于，所述方法包括如下步骤：步骤一、三模冗余设计，根据各模块对接收机的重要程度、各模块的三模冗余设计需要的资源消耗量，选择接收机的公共模块、各个接口模块和固定存储器进行三模冗余处理；步骤二、存储单元回读自刷新，设计存储单元在读取当前值时，通过FPGA读取与当前读取地址相关联的多个相关数据值，然后将所述的多个相关数据值以原来的地址再次写入存储单元中；步骤三、EDAC校验设计，在数据写入时，根据写入的数据生成校验码，与相应的数据一起储存，在读取数据时，同时也将校验码读出，进行判决；步骤四、ICAP刷新设计，通过DSP、存储芯片配合进行刷新，存储芯片中存储了FPGA的可执行文件，DSP通过FPGA自带的接口将存储芯片中的可执行文件不停的写入到FPGA内部，以达到刷新；步骤五、自主复位设计，根据运转周期设置自主复位的时间，选择单机非接收信号时间段执行整机的复位。
2.如权利要求1所述的星载接收机的抗单粒子方法，其特征在于所述步骤一中，根据接收机资源的冗余量，选择对二次量化模块和捕获模块、跟踪模块、译码模块三个模块中至少一个执行三模冗余处理；和/或对与被选择的模块关联的固定存储器执行三模冗余处理；和/或对串口模块做三模冗余处理。
3.如权利要求2所述的星载接收机的抗单粒子方法，其特征在于：对接收机相关的全部固定存储器执行三模冗余处理，其中对星载接收机中的程序进行执行时，可包括如下步骤：S101,将星载接收机的所有应用程序做三份存储，其中，应用程序的存储空间分割为主分区、冗余分区1、冗余分区2；所述DSP芯片访问的存储器FLASH的地址空间为32个扇区，每个扇区可以存放64KB程序，用户主程序不超过640KB，则第一份主程序从扇区0～扇区9顺序固化，第二份主程序从扇区10～扇区19顺序固化，第三份主程序从扇区20～扇区29顺序固化；S102,在主分区、冗余分区1、冗余分区2的每个应用程序存储时，为该应用程序生成三份同样的校验码，生成的校验码写入该应用程序的校验码文件；S103,星载应用程序运行过程中，周期性的对主分区、冗余分区1或冗余分区2中的每个应用程序的三份校验码进行“三取二”比对和刷新；按照目前DSP用户程序的规模以及FLASH芯片的集成度，可将三份相同的用户主程序固化在两片FLASH中，FLASH1与FLASH2互为备份，各固化三份用户主程序；将监控程序固化于PROM中，产品上电后，监控程序作为二级启动程序完成DSP初始化，之后通过读取FPGA内部的在轨编程寄存器，根据其中寄存器的值为0001H，则进入三取二加载主程序，若寄存器值为F13H，则进入在轨编程状态。
4.如权利要求1所述的星载接收机的抗单粒子方法，其特征在于所述步骤二包括以下子步骤：数字控制振荡器在读取当前地址的相位值和幅值时，通过FPGA取关联的k个地址的相位值和幅值，然后将所述当前地址和k个关联地址的相位值和幅值再次写入存储单元的原地址中，k≥0。
5.如权利要求1所述的星载接收机的抗单粒子方法，其特征在于所述步骤二包括以下子步骤：包括自刷新读取累加器模块，该自刷新读取累加器模块读入数字信号处理器输出的当前读取数据的地址值，同时将该当前读取数据的地址值addr cr 加数值i作为关联地址起始值addr cor ＝addr cr +i，i为通过随机发生器产生的随机数，或者为顺序递增的某个数，当i的初始值为1，每自刷新一次，i自动加1，当i大于某个数之后，i重新置为1，取关联地址起始值开始的k个地址，k≥1，并将k个关联地址对数字信号处理器存储器最大地址取模：addr k1 ＝(addr k )mod Addr max ，addr k1 表示取模后的关联地址，addr k 表示取模前的关联地址，addr k ＝addr cor +j，j＝0...k-1，Addr max 表示数字信号处理器存储器最大地址，如果关联地址addr k <数据存储器的最大存储地址Addr max ，则取模后的地址不变，即addr k1 ＝addr k ，如果关联地址addr k >数据存储器的最大存储地址Addr max ，则取模后的地址为关联地址-存储器最大地址，addr k1 ＝addr k -Addr max ，然后输出当前地址值addr cr 存储的数据和与该当前地址相关联的k个地址addr k1 存储的k个数据，通过FPGA从存储单元中同时读取当前读取数据，和与当前读取数据相关联的k个地址存储的数据，并将所述的数据再次写入存储单元的原地址位置，即写入当前地址值addr cr 和与该当前地址相关联的k个地址addr k1 ，实现存储单元回读自刷。
6.如权利要求1所述的星载接收机的抗单粒子方法，其特征在于所述步骤三中包括以下子步骤：在读取数据同时读取校验码，进行判决，如果出现少数比特的数据错误，执行自动纠错，输出正确的结果；如果出现多个比特的数据错误，则生成中断报告，接收机进行异常处理。
7.如权利要求1所述的星载接收机的抗单粒子方法，其特征在于所述步骤五中，设计在中国境内接收地面站的信号，在中国境外时间执行整机的复位，整机复位步骤包含FPGA、DSP的复位。
8.如权利要求1所述的星载接收机的抗单粒子方法，其特征在于所述步骤四中，设计FPGA内部的电路与烧写文件一一对应，通过解析烧写文件的数据帧，DSP在间歇不停的通过ICAP接口向FPGA注入烧写文件原始的数据帧，执行FPGA内部电路刷新。
9.如权利要求1所述的星载接收机的抗单粒子方法，其特征在于所述步骤三中，DSP通过FPGA与外部的SRAM芯片连接，FPGA执行DSP与SRAM数据交互的中转作用，在FPGA内部对中转的数据进行错误检测与纠正，包括如下步骤：S301：检测配置数据帧地址是否是不需要ECC校验的帧地址；若所述配置数据帧地址符合屏蔽规则，则判断所述配置数据帧地址是不需要ECC校验的帧地址；若所述配置数据帧地址不符合所述屏蔽规则，则判断所述配置数据帧地址是需要ECC校验的帧地址；步骤S302：若所述配置数据帧地址是不需要ECC校验的帧地址，则不对所述配置数据帧地址对应的配置数据帧进行ECC校验；步骤S303：若所述配置数据帧地址不是不需要ECC校验的帧地址，则对所述配置数据帧地址对应的配置数据帧进行ECC校验，产生不校验标志信号。
10.如权利要求9所述的星载接收机的抗单粒子方法，其特征在于：其中接收用户配置的屏蔽规则，所述屏蔽规则包括屏蔽标识位，所述屏蔽标识位的位数是1位或多位。
