1.一种星载接收机中DSP芯片混合运行和存储检测方法，其特征在于，包括如下步骤：步骤101：设计ROM代码段；步骤1011：分别建立第一代码段、第二代码段、第三代码段、第四代码段；步骤1012：从DSP片内程序存储空间起始处部署所述第一代码段；在DSP片内程序存储空间其它位置部署所述第二代码段；从DSP片外存储空间起始处部署所述第三代码段；在DSP片外存储空间末尾处部署所述第四代码段；DSP片内数据RAM区用于存储运行时数据；所述第一、第二代码段属于内部代码块，所述第三、第四代码段属于外部代码块；将二次搬移程序指定到所述第一代码段，将自检函数指定到所述第二代码段；步骤102：分块加载程序和存储检测；步骤1021：DSP上电复位后，硬件自动将所述内部代码块全部搬移到DSP片内程序存储空间；步骤1022：使用自检函数执行存储器快速检测算法，对片外存储器的地址线和数据线进行32Bits自检校验；步骤1023：自检校验通过后，二次搬移程序将所述外部代码块搬移至片外存储空间。
2.根据权利要求1所述的星载接收机中DSP芯片混合运行和存储检测方法，其特征在于，在所述步骤101中：将执行频率高的核心功能函数指定到所述第二代码段；将执行频率低的功能函数指定到所述第三代码段；将为片外存储自检预留的64KB大数组指定到所述第四代码段。
3.根据权利要求2所述的星载接收机中DSP芯片混合运行和存储检测方法，其特征在于，所述步骤101中，所述二次搬移程序将DSP芯片的程序在运行过程中产生的数据搬移至片内数据存储区从0x80000000开始的位置，构成其它数据块。
4.根据权利要求1所述的星载接收机中DSP芯片混合运行和存储检测方法，其特征在于：在所述DSP芯片的程序正常运行时，使用自检函数以预定的检测周期执行存储器快速检测算法，仅对片外存储器尾部64KB存储空间的16Bits地址线和32Bits数据线进行自检校验。
5.根据权利要求1-4任一项所述的星载接收机中DSP芯片混合运行和存储检测方法，其特征在于，使用自检函数执行存储器快速检测算法对数据线进行检测，包括：步骤201：将检测地址固定为外存地址0x00400000，向该外存地址0x00400000写入数据；步骤202：从该外存地址中回读数据；步骤203：比较写入数据和回读数据，若读出数值和写入数值相同，则说明32Bits数据线完好，否则存在数据线错误。
6.根据权利要求5所述的星载接收机中DSP芯片混合运行和存储检测方法，其特征在于，使用自检函数执行存储器快速检测算法对数据线进行检测时，写入数据从1开始，每次左移一位，共测试32次。
7.根据权利要求1-4任一项所述的星载接收机中DSP芯片混合运行和存储检测方法，其特征在于，使用自检函数执行存储器快速检测算法对地址线进行检测，包括：步骤301：将在需要进行检测的外存地址范围内，以基地址为起点，从1开始每次左移一位再乘以4得到地址偏移量，二者相加得到检测地址集。
8.根据权利要求7所述的星载接收机中DSP芯片混合运行和存储检测方法，其特征在于，使用自检函数执行存储器快速检测算法对地址线进行检测，还包括：步骤302：从所述检测地址集中选取一参照地址，所述参照地址的初始值为基地址；步骤303：将检测地址集中的地址对应的存储单元的内容初始化为0xAAAAAAAA；将所述参照地址对应的存储单元的内容改写为0x55555555。
9.根据权利要求8所述的星载接收机中DSP芯片混合运行和存储检测方法，其特征在于，使用自检函数执行存储器快速检测算法对地址线进行检测，还包括：步骤304：从基地址开始，按递增顺序，读取外部存储器中除了参照地址之外的每个地址的数据，并将读取出的数据与0xAAAAAAAA进行比较，如果相同，则表明该地址数据正确；将当前参照地址左移一位再乘4，得到地址偏移量，将基地址加上所述地址偏移量得到下一参照地址，返回步骤303，否则检出地址线错误，中止检测。
10.根据权利要求1-4任一项所述的星载接收机中DSP芯片混合运行和存储检测方法，其特征在于，在所述星载接收机中，片外存储器通过访问接口连接FPGA的数据纠错模块，对FPGA数据纠错模块进行逻辑三模冗余处理；当在自检测试中存储器发生单比特错误时，判断错误类型，若为数据错误，则FPGA回写存储器，纠正存储器逻辑状态错误，使存储器即时复位；若为校验码错误，则回写FPGA的BRAM缓存中的校验码；当在自检测试中存储器发生多比特错误时，FPGA将对应该多比特错误的寄存器值加1，表示检测到一个新的多比特错误，当多比特错误寄存器值累计到3时，FPGA延迟10s后，控制整机进行复位。
