ADS-B收发芯片和ADS-B收发机

1.一种ADS-B收发芯片，其特征在于，所述收发芯片包括：射频接收前端和射频发射前端；所述射频接收前端和所述射频发射前端均连接频率综合器；所述频率综合器用于提供射频本振信号；所述射频接收前端和所述射频发射前端还分别连接数字基带和微控制器；所述数字基带与所述微控制器连接；接收链路上：所述射频接收前端对输入射频信号依次进行下变频、镜像抑制、抗混叠滤波处理以及模数转换处理，得到数字信号；所述数字信号输入至所述数字基带，在所述数字基带中进行数字信号调解，得到调解信号；所述调解信号输入至所述微控制器，通过微控制器的接口转换将所述调解信号发送至外部装载平台；发送链路上：微处理器采集外部装载平台的位置参数和传感器参数，并将所述位置参数和所述传感器参数发送至所述数字基带；所述数字基带对所述位置参数和所述传感器参数进行PPM编码，得到PPM编码信号，并将所述PPM编码信号发送至所述射频发射前端；所述射频发射前端对所述PPM编码信号进行ASK调制，得到ADS-B信号；所述射频发射前端包括依次连接的缓冲器模块、八相双平衡正交上变频混频器、有源LC带通滤波器以及功率放大器；所述缓冲器模块用于限制所述频率综合器输入的射频本振信号的幅度及提供与后级电路的隔离，并输出第一本振信号；所述八相双平衡正交上变频混频器用于对所述第一本振信号进行上变频，输出预设频率的ADS-B信号；所述有源LC带通滤波器用于滤除所述八相双平衡正交上变频混频器中的开关谐波产生的上变频信号；所述功率放大器用于对所述ADS-B信号进行功率放大；缓冲器模块包括I支路缓冲器模块和Q支路缓冲器模块，所述I支路缓冲器模块和Q支路缓冲器模块均通过所述PPM编码信号控制；当所述PPM编码信号为高电平时，所述I支路缓冲器模块和Q支路缓冲器模块正常工作，并输出第一本振信号至后级模块；当所述PPM编码信号为低电平时，所述I支路缓冲器模块和Q支路缓冲器模块不工作。 2.根据权利要求1所述的收发芯片，其特征在于，所述射频接收前端包括依次连接的两级低噪声放大器、正交混频器、复数域镜像抑制/抗混叠滤波器、可变增益放大器以及模数转换器；所述两级低噪声放大器的第一级低噪声放大器用于实现阻抗匹配和低噪声系数；第二级低噪声放大器用于实现单端至差分信号转换；所述正交混频器用于对所述输入射频信号进行下变频处理，并得到中频信号；所述复数域镜像抑制/抗混叠滤波器用于对所述中频信号进行镜像抑制处理和抗混叠滤波处理；所述可变增益放大器用于对所述中频信号进行放大；所述模数转换器用于进行模数转换处理。 3.根据权利要求2所述的收发芯片，其特征在于，所述正交混频器为无源双平衡混频器结构；所述正交混频器用于对所述输入射频信号进行复数域下变频处理，得到中频复数信号。 4.根据权利要求2所述的收发芯片，其特征在于，所述复数域镜像抑制/抗混叠滤波器为四阶有源RC低通滤波器结构或者四阶g m -C低通滤波器结构。 5.根据权利要求1所述的收发芯片，其特征在于，所述八相双平衡正交上变频混频器包括第一八相混频开关、第二八相混频开关、第三八相混频开关和第四八相混频开关；所述第一八相混频开关包括第一至第八共八个开关通道，所述第二八相混频开关包括第九至第十六共八个开关通道，所述第三八相混频开关包括第十七至第二十四共八个开关通道，所述第四八相混频开关包括第二十五至第三十二共八个开关通道；所述第一八相混频开关、第二八相混频开关、第三八相混频开关和第四八相混频开关均通过占空比为50％的第二本振信号控制；所述第一八相混频开关的第一至第八共八个开关通道的开关输入端连接至I支路缓冲模块的正极性输出；所述第二八相混频开关的第九至第十六共八个开关通道的开关输入端连接至I支路缓冲模块的负极性输出；所述第三八相混频开关的第十七至第二十四共八个开关通道的开关输入端连接至Q支路缓冲模块的正极性输出；所述第四八相混频开关的第二十五至第三十二共八个开关通道的开关输入端连接至Q支路缓冲模块的负极性输出；所述第一至第三开关通道、第八开关通道、第十二至第十五开关通道、第十七开关通道、第二十二至第二十四开关通道、第二十六至第二十九开关通道的输出端分别乘以相应的系数并累加输出正极性上变频信号至后级模块；所述第四至第七开关通道、第九至第十一开关通道、第十六开关通道、第十八至第二十一开关通道、第二十五开关通道、第三十至第三十二开关通道的输出端分别乘以相应的系数并累加输出负极性上变频信号至后级模块。 6.根据权利要求5所述的收发芯片，其特征在于，占空比为50％的第二本振信号通过TCXO时钟源四分频得到。 7.根据权利要求5所述的收发芯片，其特征在于，所述八相双平衡正交上变频混频器还包括：比例系数模块和求和模块；所述比例系数模块包括与所述开关通道数量相同的分压电阻；所述求和模块用于将所述第一至第三开关通道、第八开关通道、第十二至第十五开关通道、第十七开关通道、第二十二至第二十四开关通道、第二十六至第二十九开关通道的输出端分别乘以相应的系数之后进行累加操作；以及用于将所述第四至第七开关通道、第九至第十一开关通道、第十六开关通道、第十八至第二十一开关通道、第二十五开关通道、第三十至第三十二开关通道的输出端分别乘以相应的系数之后进行累加操作。 8.一种ADS-B收发机，其特征在于，包括：权利要求1至7任一项所述的ADS-B收发芯片。