1.一种对称型存储单元，用于存储权值1或0，其特征在于，包括：第一互补结构，第二互补结构，与所述第一互补结构在第一方向上对称相连；其中，所述第一互补结构包括：第一控制晶体管，用于与所述第二互补结构相连；第一上拉二极管，一端用于接入工作电压V DD ，另一端连接所述第一控制晶体管的源端，用于控制高电平输入；第一下拉二极管，一端接地V GND ，另一端连接所述第一控制晶体管的源端，用于控制低电平输入；其中，当所述对称型存储单元存入权值1时，所述第一上拉二极管和所述第一下拉二极管的开启方向指向第一控制晶体管的源端；所述第二互补结构包括：第二控制晶体管，所述第二控制晶体管的漏极与所述第一控制晶体管漏极在第一方向上对称设置同时与位线相连接；第二上拉二极管，一端用于接入工作电压V DD ，另一端连接所述第二控制晶体管的源端，用于控制高电平输入；第二下拉二极管，一端接地V GND ，另一端连接所述第二控制晶体管的源端，用于控制低电平输入；其中，当所述对称型存储单元存入权值0时，所述第二上拉二极管和所述第二下拉二极管的开启方向指向第二控制晶体管的源端；其中，所述第一控制晶体管的栅极连接正字线；以及所述第二控制晶体管的栅极连接补字线；其中，所述第一控制晶体管和所述第二控制晶体管用于控制所述对称型存储单元的读写；所述第一上拉二极管与所述第一下拉二极管在第二方向上对称设置，其中所述第二方向垂直于所述第一方向；所述第二上拉二极管与所述第二下拉二极管在第二方向上对称设置；所述第一上拉二极管和所述第一下拉二极管为可编程二极管；所述第二上拉二极管和所述第二下拉二极管为可编程二极管；其中，可编程二极管为铁电二极管；所述可编程二极管包括下电极层、介质层和上电极层；所述下电极层由W、Al、Ti、Ta、Ni、Hf、TiN和TaN中的至少一种构成；所述介质层由钙钛矿型铁电材料、铁电聚合物-PVDF材料以及HfO 2 基铁电材料中的至少一种具有铁电特性的材料构成，或由带电缺陷的介质材料构成；所述上电极层由W、Al、Cu、Ru、Ti、Ta、TiN、TaN、IrO 2 、ITO和IZO中的至少一种构成。
2.根据权利要求1所述的对称型存储单元，其特征在于，下电极层用于支撑所述可编程二极管，并提供所述可编程二极管的下电极；介质层形成于所述下电极层上，用于作为所述可编程二极管的功能层，以在撤销电信号后保持在稳定状态；上电极层形成于所述介质层上，用于提供所述可编程二极管的上电极。
3.根据权利要求1所述的对称型存储单元，其特征在于，所述HfO 2 基铁电材料为掺杂Zr、Al、Si和La中至少一种元素的HfO 2 基材料。
4.一种BNN电路，包括多级神经网络层，其特征在于，所述多级神经网络层的每级神经网络层包括：多个存储单元阵列组，沿第二方向并行排列设置；其中，所述多个存储单元阵列组中的每个存储单元阵列组包括：多个权利要求1-3中任一项所述的对称型存储单元，沿第一方向排列设置，用于存储权值1或0；接口模块，设置于所述每个存储单元阵列组的一端，用于所述每个存储单元阵列组的输入和输出。
5.根据权利要求4所述的BNN电路，其特征在于，所述接口模块包括：第一反相器；第二反相器，与所述第一反相器串联连接，用于将输出的波形修正到高电平和/或低电平，进行二值化。
6.根据权利要求5所述的BNN电路，其特征在于，所述第一反相器的一端连接工作电压V DD ，另一端接地V GND ，输入端连接所述每个存储单元阵列组的位线上；所述第二反相器的一端连接工作电压V DD ，另一端接地V GND ，输入端连接所述第一反相器的输出端，输出端连接与所述每级神经网络层相邻的下一级神经网络层的正字线上。
7.根据权利要求5所述的BNN电路，其特征在于，所述接口模块还包括：第三反相器，一端连接工作电压V DD ，另一端接地V GND ，输入端与所述第二反相器的输出端连接，输出端连接与所述每级神经网络层相邻的下一级神经网络层的补字线上。
