1.一种存储器的限流保护电路，其特征在于，包括：位线电压产生电路，用于根据外部高压电源提供的电压产生对目标存储单元进行置位操作所需的位线电压，并在对所述目标存储单元进行置位操作时输出位线电流；电流采样电路，用于对所述位线电流进行采样，输出采样电流；比较控制电路，用于对所述采样电流和参考电流进行比较，在所述采样电流小于所述参考电流时产生第一控制信号，在所述采样电流不小于所述参考电流时产生第二控制信号，并对所述第二控制信号进行锁存；开关电路，用于在接收到所述第一控制信号时将所述位线电压传输给所述目标存储单元，在接收到所述第二控制信号时隔离所述位线电压产生电路和所述目标存储单元；所述位线电压产生电路包括运算放大器、第一电阻、第二电阻以及第一晶体管；所述运算放大器的同相输入端用于接收参考电压，所述运算放大器的反相输入端连接所述第一电阻的一端和所述第二电阻的一端，所述运算放大器的输出端连接所述第一晶体管的控制端，所述运算放大器的电源端连接所述外部高压电源；所述第一电阻的另一端接地，所述第二电阻的另一端连接所述第一晶体管的一端并用于产生所述位线电压；所述第一晶体管的另一端用于输出所述位线电流。
2.根据权利要求1所述的限流保护电路，其特征在于，所述第一晶体管为NMOS晶体管，所述第一晶体管的控制端为NMOS晶体管的栅极，所述第一晶体管的一端为NMOS晶体管的源极，所述第一晶体管的另一端为NMOS晶体管的漏极。
3.根据权利要求1所述的限流保护电路，其特征在于，所述电流采样电路包括第二晶体管和第三晶体管；所述第二晶体管的一端连接所述第二晶体管的控制端和所述第三晶体管的控制端并用于接收所述位线电流，所述第三晶体管的一端用于输出所述采样电流，所述第二晶体管的另一端和所述第三晶体管的另一端用于连接所述外部高压电源。
4.根据权利要求3所述的限流保护电路，其特征在于，所述第二晶体管和所述第三晶体管为PMOS晶体管，所述第二晶体管的一端和所述第三晶体管的一端为PMOS晶体管的漏极，所述第二晶体管的另一端和所述第三晶体管的另一端为PMOS晶体管的源极，所述第二晶体管的控制端和所述第三晶体管的控制端为PMOS晶体管的栅极。
5.根据权利要求1所述的限流保护电路，其特征在于，所述比较控制电路包括比较节点、锁存器和参考电流源，所述参考电流源用于提供所述参考电流；所述比较节点用于接收所述采样电流，并与所述参考电流进行比较，以获得比较电压；所述锁存器的输入端用于接收所述比较电压，所述锁存器的输出端作为所述比较控制电路的输出端。
6.根据权利要求1所述的限流保护电路，其特征在于，所述开关电路包括第四晶体管；所述第四晶体管的一端连接所述目标存储单元，所述第四晶体管的另一端用于接收所述位线电压，所述第四晶体管的控制端连接所述比较控制电路的输出端。
7.根据权利要求6所述的限流保护电路，其特征在于，所述第四晶体管为PMOS晶体管，所述第四晶体管的控制端为PMOS晶体管的栅极，所述第四晶体管的一端为PMOS晶体管的漏极，所述第四晶体管的另一端为PMOS晶体管的源极。
8.根据权利要求1至7任一项所述的限流保护电路，其特征在于，所述目标存储单元包括选通晶体管和可变电阻；所述选通晶体管的控制端用于接收字线电压，所述选通晶体管的一端用于接收源线电压，所述选通晶体管的另一端连接所述可变电阻的一端，所述可变电阻的另一端用于接收所述位线电压。
9.一种存储器，其特征在于，包括权利要求1至8任一项所述的限流保护电路。
