1.一种基于RRAM的非易失性锁存器，其特征在于，包括：电源，双互锁存模块，所述双互锁存模块包括第一锁存单元、第一反馈单元、第二锁存单元和第二反馈单元；所述第一锁存单元、第一反馈单元、第二锁存单元和第二反馈单元的第一接线端均与所述电源连接、第二接线端均接地；所述第一锁存单元和第二锁存单元通过所述第一反馈单元和第二反馈单元连接；所述第一锁存单元包括第一NMOS晶体管和第一PMOS晶体管；所述第二锁存单元包括第二NMOS晶体管和第二PMOS晶体管；所述第一反馈单元包括第三NMOS晶体管和第三PMOS晶体管；所述第二反馈单元包括第四NMOS晶体管和第四PMOS晶体管；存储节点，所述存储节点设置在所述第一锁存单元、第一反馈单元、第二锁存单元和第二反馈单元的连接处，所述存储节点用于暂存写入数据；备份模块，所述备份模块包括若干1T1R结构，每一所述1T1R结构的第三接线端与对应的所述存储节点连接，每一所述1T1R结构的第四接线端共接，用于在断电或不工作的情况下备份所述存储节点暂存的所述写入数据；若干开关控制节点，若干所述开关控制节点用于控制所述备份模块的工作状态；所述存储节点包括第一存储节点、第二存储节点、第三存储节点和第四存储节点；所述开关控制节点包括第一开关控制节点、第二开关控制节点、第三开关控制节点和第四开关控制节点；所述备份模块包括第一1T1R结构、第二1T1R结构、第三1T1R结构和第四1T1R结构；所述第一NMOS晶体管的源极、第一PMOS晶体管的栅极、第四NMOS晶体管的栅极和第四PMOS晶体管的源极通过所述第一存储节点连接；所述第一NMOS晶体管的栅极、第一PMOS晶体管的源极、第三NMOS晶体管的源极和第三PMOS晶体管的栅极通过所述第二存储节点连接；所述第二NMOS晶体管的源极、第二PMOS晶体管的栅极、第三NMOS晶体管的栅极和第三PMOS晶体管的源极通过所述第三存储节点连接；所述第二NMOS晶体管的栅极、第二PMOS晶体管的源极、第四NMOS晶体管的源极和第四PMOS晶体管的栅极通过所述第四存储节点连接；所述第一1T1R结构包括第五NMOS晶体管和第一RRAM；所述第五NMOS晶体管的漏极与所述第一RRAM的第一端连接，所述第五NMOS晶体管的源极与所述第一存储节点连接，所述第五NMOS晶体管的栅极与所述第一开关控制节点连接；所述第二1T1R结构包括第六NMOS晶体管和第二RRAM；所述第六NMOS晶体管的漏极与所述第二RRAM的第一端连接，所述第六NMOS晶体管的源极与所述第二存储节点连接，所述第六NMOS晶体管的栅极与所述第二开关控制节点连接；所述第三1T1R结构包括第七NMOS晶体管和第三RRAM；所述第七NMOS晶体管的漏极与所述第三RRAM的第一端连接，所述第七NMOS晶体管的源极与所述第三存储节点连接，所述第七NMOS晶体管的栅极与所述第三开关控制节点连接；所述第四1T1R结构包括第八NMOS晶体管和第四RRAM；所述第八NMOS晶体管的漏极与所述第四RRAM的第一端连接，所述第八NMOS晶体管的源极与所述第四存储节点连接，所述第八NMOS晶体管的栅极与所述第四开关控制节点连接；所述第一RRAM的第二端、第二RRAM的第二端、第三RRAM的第二端、第四RRAM的第二端共接。
2.根据权利要求1所述的基于RRAM的非易失性锁存器，其特征在于，所述第一NMOS晶体管的源极与第一PMOS晶体管的栅极连接，所述第一NMOS晶体管的栅极与第一PMOS晶体管的源极连接，所述第一NMOS晶体管的漏极接地，所述第一PMOS晶体管的漏极连接所述电源。
3.根据权利要求2所述的基于RRAM的非易失性锁存器，其特征在于，所述第二NMOS晶体管的源极与第二PMOS晶体管的栅极连接，所述第二NMOS晶体管的栅极与第二PMOS晶体管的源极连接，所述第二NMOS晶体管的漏极接地，所述第二PMOS晶体管的漏极连接所述电源。
4.根据权利要求3所述的基于RRAM的非易失性锁存器，其特征在于，所述第三NMOS晶体管的源极与第三PMOS晶体管的栅极连接，所述第三NMOS晶体管的栅极与第三PMOS晶体管的源极连接，所述第三NMOS晶体管的漏极接地，所述第三PMOS晶体管的漏极连接所述电源。
5.根据权利要求4所述的基于RRAM的非易失性锁存器，其特征在于，所述第四NMOS晶体管的源极与第四PMOS晶体管的栅极连接，所述第四NMOS晶体管的栅极与第四PMOS晶体管的源极连接，所述第四NMOS晶体管的漏极接地，所述第四PMOS晶体管的漏极连接所述电源。
6.一种集成电路，其特征在于，包括权利要求1至5任一项所述的基于RRAM的非易失性锁存器。
