1.一种半导体结构制作方法，其特征在于，包括以下步骤：提供一半导体衬底，在所述半导体衬底上形成CMOS前道器件层；在所述前道器件层上形成第一介质层，在所述第一介质层中形成与所述前道器件层相电连接的常规第二接触孔，以及在所述第一介质层中形成填充有导电金属的沟槽型第一接触孔；在所述第一介质层上形成第二介质层，在所述第二介质层中形成多层金属，包括在所述多层金属中形成多层金属-氧化层-金属电容结构和多层金属互连层结构；其中，每层的所述金属-氧化层-金属电容中，由相邻的两个同层金属分别构成电容上极板和电容下极板，使上下层的所述电容上极板之间以及所述电容下极板之间一一对应，并在上下对应的各层所述电容上极板之间以及所述电容下极板之间分别形成沟槽型第一通孔，使上下对应的各层所述电容上极板之间以及所述电容下极板之间分别形成导电整体，所述多层金属互连层连接所述第二接触孔，各层所述金属互连层之间通过常规第二通孔相连接；在各同层且相邻的所述电容上极板和电容下极板之间的所述第二介质层材料中形成沟槽，使所述沟槽下端停止在所述第一接触孔上；形成所述沟槽时，通过光刻和刻蚀，将所述电容上极板和所述电容下极板之间的所述第二介质层材料去除，形成贯穿所述第二介质层的所述沟槽，并利用介质刻蚀和接触孔金属之间的高刻蚀选择比，使所述沟槽的刻蚀停止在所述第一接触孔上；在所述沟槽内填充高介电常数材料；将所述第二介质层表面多余的高介电常数材料去除，仅保留所述沟槽内的高介电常数材料。
2.根据权利要求1所述的一种半导体结构制作方法，其特征在于，所述第一接触孔具有与所述沟槽对应的平面投影尺寸，所述第一通孔具有与所述电容上极板和所述电容下极板对应的平面投影尺寸。
3.根据权利要求1所述的一种半导体结构制作方法，其特征在于，所述高介电常数材料为氧化铪或氧化铝，所述第一通孔的填充材料与所述电容上极板和所述电容下极板的材料相同。
4.根据权利要求1所述的一种半导体结构制作方法，其特征在于，每层所述电容上极板和所述电容下极板分别含有以一端相连的多个梳齿，所述电容上极板的梳齿和所述电容下极板的梳齿相对交错设置形成梳状结构，所述电容上极板和所述电容下极板之间断开，任意相邻两层中的所述电容上极板的梳齿之间上下位置对应，任意相邻两层中的所述电容下极板的梳齿之间上下位置对应，所述沟槽位于所述电容上极板的梳齿和所述电容下极板的梳齿之间，所述第一通孔位于各相邻两层中的所述电容上极板的两个对应梳齿之间以及各相邻两层中的所述电容下极板的两个对应梳齿之间。
5.根据权利要求1所述的一种半导体结构制作方法，其特征在于，还包括：形成于所述半导体衬底上的CMOS前道器件层，所述第一接触孔下端位于所述前道器件层上。
6.根据权利要求5所述的一种半导体结构制作方法，其特征在于，所述多层金属中还包含多层金属互连层结构，所述多层金属互连层通过第二接触孔与所述前道器件层相电连接，各层所述金属互连层之间通过第二通孔相连接。
7.根据权利要求1所述的半导体结构制作方法，其特征在于，形成所述金属-氧化层-金属电容时，使每层所述电容上极板和所述电容下极板分别形成含有以一端相连的多个梳齿，并使所述电容上极板的梳齿和所述电容下极板的梳齿相对交错设置形成梳状结构，所述电容上极板和所述电容下极板之间断开；其中，使任意相邻两层中的所述电容上极板的梳齿之间上下位置对应，任意相邻两层中的所述电容下极板的梳齿之间上下位置对应，并使所述沟槽位于所述电容上极板的梳齿和所述电容下极板的梳齿之间，以及使所述第一通孔位于各相邻两层中的所述电容上极板的两个对应梳齿之间和各相邻两层中的所述电容下极板的两个对应梳齿之间。
8.根据权利要求1所述的半导体结构制作方法，其特征在于，所述半导体衬底为P型硅衬底或N型硅衬底；所述高介电常数材料为氧化铪或氧化铝；所述第一接触孔和第二接触孔中的填充金属为钨；所述第一通孔的填充材料与所述电容上极板和所述电容下极板的材料相同。
