1.一种民航ADS-B地面站系统高精度时钟冗余备份方法，其特征在于：在民航空管ADS-B地面站系统中设置3台地面站，每台地面站包括GPS接收机、FPGA和CPU；3台地面站通过共享秒脉冲、共享UTC时间手段实现高精度时钟冗余备份；多站高精度冗余处理需要运行在CPU内部的时间处理模块和运行在FPGA内部的高精度时间标记模块配合完成；时间处理模块包含时间源处理和秒脉冲处理两部分功能，其中时间源处理完成对GPS的NEMA0183格式报文的解析及时间源状态的维护，秒脉冲处理完成CPU对FPGA高精度时间标记模块 的UTC时间的写入；FPGA高精度时间标记模块完成高精度时间的计算；ADS-B地面站时间处理模块将时间信息分为本地时间源和系统时间源，本地时间源反映本设备GPS接收机状态，系统时间源反映整个系统内所有GPS接收机综合状态；时间处理模块通过串口接收GPS报文进行本地时间源的处理和维护；时间处理模块通过串口接收GPS报文进行本地时间源的处理和维护的具体步骤如下：步骤1：ADS-B地面站时间处理模块通过串口接收GPS接收机符合NEMA0183格式报文，并进行缓存；步骤2：ADS-B地面站时间处理模块对接收到的报文进行校验，对于通过校验后的报文提取报文类型标志；步骤3：ADS-B地面站时间处理模块通过对“TOD”报文求解获取GPS接收机驯服状态作为本地时间源状态；步骤4：ADS-B地面站时间处理模块通过对报文“GGA”报文求解获取UTC时间，并根据本地时间源状态，对本地时间进行更新；步骤5：ADS-B地面站时间处理模块使用组播技术通过网络向其他ADS-B地面站发送本地时间源信息，包括GPS接收机的UTC时间和GPS驯服状态；步骤6：ADS-B地面站时间处理模块通过网络组播技术接收其他ADS-B地面站发送的时间源信息，并选取已锁定的GPS接收机时间作为系统时间源；ADS-B地面站时间处理模块需在秒脉冲中断时向FPGA提供当前UTC时间，具体步骤如下：ADS-B地面站时间处理模块接收GPS接收机秒脉冲中断并释放信号量，等待信号量的处理线程将进行处理；如果本地时间源状态有效，ADS-B地面站时间处理模块优先选择使用本设备GPS时间并对其进行维护；如果本地时间源无效，系统时间源有效，ADS-B地面站时间处理模块选择系统时间源作为设备GPS时间并对其进行维护；如果本地时间源、系统时间源均无效，ADS-B地面站时间处理模块利用时间连续性与秒脉冲的关系，进入GPS失效维护；ADS-B地面站时间处理模块获取本设备GPS状态和其他设备的GPS状态并通过数据总线将UTC时间写入FPGA。
2.根据权利要求1所述的一种民航ADS-B地面站系统高精度时钟冗余备份方法，其特征在于：3台地面站通过网络共享UTC时间，通过离散TTL接口共享PPS秒脉冲。
3.根据权利要求1所述的一种民航ADS-B地面站系统高精度时钟冗余备份方法，其特征在于：ADS-B地面站的GPS接收机、FPGA以及CPU连接关系如下：a)GPS接收机输出一路100Mhz时钟信号到FPGA；b)GPS接收机输出一路TTL电平的秒脉冲信号同时接入FPGA和CPU；c)GPS接收机输出一路RS232电平的串口信号到CPU；ADS-B地面站对外接口如下：a)ADS-B地面站输出一路100Mhz以太网信号；b)ADS-B地面站输出1路TTL电平的秒脉冲信号；c)ADS-B地面站接入两路TTL电平的秒脉冲信号。
4.根据权利要求1所述的一种民航ADS-B地面站系统高精度时钟冗余备份方法，其特征在于：FPGA需对时间处理模块写入的时间进行连续判断以及范围判断；判断通过FPGA更新UTC时间，否则FPGA使用秒脉冲信号自动更新时间。
5.根据权利要求4所述的一种民航ADS-B地面站系统高精度时钟冗余备份方法，其特征在于：FPGA高精度时间标记模块使用GPS接收机提供的100MHz标准时钟作为时钟源；FPGA高精度时间标记模块通过总线从CPU获取UTC时间，同时使用秒脉冲信号作为高精度计数触发。
6.根据权利要求5所述的一种民航ADS-B地面站系统高精度时钟冗余备份方法，其特征在于：FPGA高精度时间标记模块需要对民航空管ADS-B地面站系统内3个GPS接收机状态进行判定；在多个GPS处于锁定状态的前提下，为了消除抖动误差FPGA需要对高精度计数进行均值处理，具体步骤如下：FPGA同时接入本地面站GPS接收机秒脉冲信号和两路其他地面站GPS接收机秒脉冲信号，并同时使用三个计数器对应3路GPS接收机，计数器使用时钟源为本机提供的100Mhz时钟；当FPGA高精度时间标记模块接收到秒脉冲后，首先秒脉冲对应计数器会清零并重新开始计数；假设三个秒脉冲到达时刻分别为T1、T2、T3；当第3个秒脉冲到达时前两个秒脉冲的时间计数为N1、N2；则FPGA使用的时间为 ；高精度计数为 ；高精度时间等于高精度计数值与时钟周期的乘积；当ADS-B报文成功译码后，FPGA高精度时间标记模块使用CPU写入的UTC时间与高精度时间相加作为报文的接收时间，并向CPU产生DMA中断请求，等待CPU读取数据。
