全控交直交变流系统直流双支撑电容剩余寿命监测方法

1.一种全控交直交变流系统直流双支撑电容剩余寿命监测方法，应用PWM变流器直流支撑电容剩余寿命在线监测系统，采用DSP+FPGA架构，包括：核心板、底板、AD7656采样模块、W5300通信模块和上位机；所述核心板包括DSP系统和FPGA最小系统；所述DSP系统包括：DSP最小系统和外挂储存单元；所述外挂储存单元包括：FLASH芯片和RAM芯片，所述AD7656采样模块包括3块AD7656芯片和低通滤波器，所述W5300通信模块包括WIZnet W5300芯片和以太网变压器，DSP芯片的数据地址总线、PWM输出信号线、BOOT引导信号线、通用输入输出信号线均与FPGA芯片连接；DSP芯片的EM1CS2管脚与FLASH芯片连接，用于片选FLASH芯片；DSP芯片的EM1CS3管脚与RAM芯片连接，用于片选RAM芯片；DSP芯片的EM1OE管脚和EM1WE管脚分别与FLASH芯片的读、写管脚连接；DSP芯片的EM1OE管脚和EM1WE管脚分别与RAM芯片的读、写管脚连接；DSP芯片的19位地址总线和16位数据总线分别与FLASH芯片的地址管脚、数据管脚连接；DSP芯片的19位地址总线和16位数据总线分别与RAM芯片的地址管脚、数据管脚连接；DSP芯片的EM1CS4管脚与WIZnet W5300芯片的管脚CS连接，DSP芯片的EM1OE管脚和EM1WE管脚分别与WIZnet W5300芯片的读、写管脚连接，DSP芯片的8位地址总线与WIZnetW5300芯片的地址线输入管脚连接，DSP芯片的16位数据总线与WIZnet W5300芯片的数据输入管脚连接；FPGA芯片的12个GPIO管脚分别与3块AD7656芯片的片选管脚CS、复位信号管脚RESET、反馈信号管脚BUSY、启动转换信号管脚CONVST连接，3块AD7656芯片的数据管脚均与DSP芯片的16位数据总线连接；所述AD7656芯片的6路采样输入管脚均与一个低通滤波器的输出端连接，一个低通滤波器的输入端与电压传感器连接，另一个低通滤波器的输入端与电流传感器连接；所述底板与核心板连接，为核心板的控制芯片提供电源；所述核心板的扩展接口包括：多种协议串行通信接口，ADC采样输入接口，数据地址总线接口，PWM输出接口和多个数字输入输出接口；所述在线监测系统采用可扩展接插件设计，所述可扩展接插件设计允许用户针对核心板的功能和目标功能自由设计底板，其特征在于，包括以下步骤：S1、初始化DSP芯片和FPGA芯片；S2、初始化AD7656芯片和W5300芯片；S3、设置DSP系统的中断频率为10kHz，每中断一次触发一次采样，采样频率也为10kHz；S4、初始化完毕后启动变流系统：执行三相变流程序，在直流侧输出稳定直流电压，并等待直流侧电压稳定；S5、执行电流注入程序：在整流输入侧的电流反馈回路中增加直流偏置，使直流侧电压出现小幅值的50Hz的波动；S6、电压传感器VT1、VT2、VT采集电压模拟信号、电流传感器CT1、CT2、CT采集电流模拟信号，采集的电压、电流模拟信号经过低通滤波器处理后，传输至AD7656芯片，AD7656芯片将电压、电流模拟信号转换为16位精度的电压、电流数字信号；S7、执行采样：DSP芯片将采样指令发送给FPGA芯片，FPGA芯片控制AD7656芯片进行采样，AD7656芯片将电压、电流数字信号传递给FPGA芯片，FPGA芯片通过总线将电压、电流数字信号传递给DSP芯片；S8、DSP芯片收到电压、电流数字信号后：对于逆变侧支撑电容C 2 的等效参数，算法如下：采用离散傅里叶算法，选取基波频率为50Hz，并求取直流电压和直流电流中的基波分量的幅值和相角，根据公式(1)求解一阶等效阻容电路的等效模值和等效相角，根据公式(2)求取一阶等效阻容电路的等效电容值C和等效电阻值ESR，并将求取后的等效电容值和等效电阻值通过WIZnet W5300芯片和以太网变压器传输至上位机；或将直流电压、直流电流数字信号通过WIZnet W5300芯片和以太网变压器传输至上位机，上位机中的MATLAB软件采用等纹波FIR带通滤波器分别对电压、电流数字信号进行带通滤波，带通频率设为50Hz，通带宽度为2Hz，阶数为395，滤波得到50Hz电容电压和电流波形；根据得到的50Hz电容电压和电流波形计算一阶等效阻容电路的等效模值和等效相角，再根据公式(2)求取一阶等效阻容电路的等效电容值C和等效电阻值ESR；或将直流电压、直流电流数字信号通过WIZnet W5300芯片和以太网变压器传输至上位机，上位机中的MATLAB软件采用巴特波斯IIR带通滤波器分别对电压、电流数字信号进行带通滤波，带通频率为49Hz～51Hz，阶数为4，滤波得到50Hz电容电压和电流波形；根据得到的50Hz电容电压和电流波形计算一阶等效阻容电路的等效模值和等效相角，再根据公式(2)求取一阶等效阻容电路的等效电容值C和等效电阻值ESR；式(1)中，|U 50 |、∠U 50 分别代表50Hz电压谐波分量的幅值和相角，|I 50 |、∠I 50 分别代表50Hz电流谐波分量的幅值和相角，|Z|代表一阶等效阻容电路的等效模值，∠Z代表一阶等效阻容电路的等效相角，对于整流侧支撑电容C 1 的等效参数，算法如下：根据公式(3)，利用采集的整流侧电流、整流侧电压和直流侧电压重构出整流侧输出直流侧的50Hz交流电流分量，整流侧输出直流侧的50Hz交流电流分量与流经逆变侧支撑电容C 2 的50Hz电流分量相减，计算出流经整流侧支撑电容C 1 的50Hz交流电流分量，将50Hz直流侧电压和流经整流侧支撑电容C 1 的50Hz交流电流分量带入公式(1)、(2)，计算出整流侧支撑电容C 1 一阶等效阻容电路的等效电容值C和等效电阻值ESR；式(3)中 分别为A B C三相相电压的50Hz电压分量， 分别为A B C三相相电流的直流分量， 和 分别为整流侧输出直流侧的50Hz电压、电流分量， 和 分别为直流侧的电压、电流直流分量；S9、根据一阶等效阻容电路的等效电容值、等效电阻值和用户输入的初始电容值和初始电阻值，判断当前电容状态和剩余寿命。 2.如权利要求1所述的全控交直交变流系统直流双支撑电容剩余寿命监测方法，其特征在于，所述DSP系统采用窗口电压检测芯片进行过欠压保护电路设计，对DSP系统进行保护和复位操作；所述DSP最小系统包括晶振电路、复位电路、电源电路、引导模式设置电路和JTAG接口电路；所述DSP芯片的型号为TMS320F28377d；DSP系统还包含多种数据通信协议，多种数据通信协议包括I 2 C，SCI，SPI，CAN，USB；所述DSP系统自带ADC采样模块，用于实现16位精度的差分输入信号采样和12位精度的单端输入信号采样。 3.如权利要求1所述的全控交直交变流系统直流双支撑电容剩余寿命监测方法，其特征在于，所述FLASH芯片采用SST39VF822芯片，RAM芯片采用IS61LV25616AL-10TLI芯片；所述W5300通信模块通过以太网变压器HR911103A与上位机进行连接通信。 4.如权利要求1所述的全控交直交变流系统直流双支撑电容剩余寿命监测方法，其特征在于，所述上位机的通信界面包括示波器部分、电容等效电路、电容寿命和电容状态；所述示波器部分包括示波器控制箱，波形显示框和示波器设置部分，用于观测采样得到的电容电压和电容电流波形；所述电容等效电路采用一阶串联阻容等效电路，选择不同的算法计算实际电容值。 5.如权利要求1所述的全控交直交变流系统直流双支撑电容剩余寿命监测方法，其特征在于，所述FPGA最小系统包括电源电路、时钟电路、JTAG电路、编程配置电路和输入输出电路，所述电源电路用于为FPGA芯片供电；所述时钟电路包括由外部有源晶振电路提供的50MHz时钟信号输入和DSP芯片输出的同步时钟信号输入；所述JTAG电路用于在线烧录程序和调试芯片；所述编程配置电路采用四路串行配置芯片EPCQ64，编程模式选择为主动串行模式，用于FPGA芯片上电启动时固化程序电路；所述输入输出电路包括数字输入和输出，能进行自由设计。