1.一种基于FPGA的实时仿真器以太网通讯装置，其特征在于，包括共享存储器RAM、内存管理器、网络通信处理器、网络数据收发模块、仿真数据保存模块和MAC模块；其中，所述共享存储器RAM的第一输入/输出端与所述网络通信处理器的第一输入/输出端连接，所述共享存储器RAM的第二输入/输出端与所述网络数据收发模块的第一输入/输出端连接，所述共享存储器RAM的输入端与所述仿真数据保存模块的输出端连接，用于存储所述网络通信处理器、所述网络数据收发模块、所述仿真数据保存模块发送过来的数据；所述内存管理器的第一输入/输出端与所述网络通信处理器的第二输入/输出端连接，所述内存管理器的第二输入/输出端与网络数据收发模块的第二输入/输出端连接，所述内存管理器的第三输入/输出端与仿真数据保存模块的输入/输出端连接，用于为所述网络通信处理器、所述网络数据收发模块、所述仿真数据保存模块分配内存区域；所述网络通信处理器的第三输入/输出端与所述MAC模块的第一输入/输出端连接，用于完成对所述MAC模块的初始化；所述网络数据收发模块的第三输入/输出端通过总线与所述MAC模块的第二输入/输出端连接，用于完成网络数据包的互相传送；所述仿真数据保存模块的输入端与实时仿真器的输出端连接，用于接收所述实时仿真器产生的仿真结果数据；所述MAC模块，通过以太网与外部的计算机系统连接，用于接收所述计算机系统的控制指令和向所述计算机系统传输数据。
2.如权利要求1所述的基于FPGA的实时仿真器以太网通讯装置，其特征在于，所述共享存储器RAM中设置M个数据存储区域和N个临时变量存储区域，每个数据存储区域的长度为n字节；其中，M≥1，N≥1，n≥1500。
3.如权利要求2所述的基于FPGA的实时仿真器以太网通讯装置，其特征在于，所述内存管理器中对应设置有M个状态变量，第i个数据存储区域的状态变量为sig_state i ，其中，1≤i≤M，空闲状态为sig_state_idle，接收网络数据状态为sig_state_rx_eth，接收仿真数据状态为sig_state_rx_sim，发送网络数据状态为sig_state_tx_eth，网络通信处理器状态为sig_state_ena。
4.如权利要求1所述的基于FPGA的实时仿真器以太网通讯装置，其特征在于，所述网络通信处理器包括指令解码模块、控制模块、算术处理模块、跳转处理模块、指令存储器ROM和寄存器组RAM；其中，所述指令解码模块，用于读取所述指令存储器ROM中的指令，并将所述指令分解为指令编码、第一操作数、第二操作数、内存寻址方式和立即数字段；所述控制模块，用于完成取第一操作数的操作和取第二操作数的操作；用于向所述算术处理模块发出运算指令和向所述跳转处理模块发出跳转指令；用于将所述算术处理模块的输出结果和所述跳转处理模块的输出结果，写入所述寄存器组RAM和所述共享存储器RAM；所述算术处理模块，用于接收所述控制模块发送过来的所述第一操作数、所述第二操作数和所述运算指令，并输出所述第一操作数和所述第二操作数进行所述指令编码指定算术运算后的计算结果；所述跳转处理模块，用于接收所述控制模块发送过来的所述跳转指令与目的地址，实现网络通信处理器的选择、循环和停机功能。
5.如权利要求4所述的基于FPGA的实时仿真器以太网通讯装置，其特征在于，所述控制模块的第一端与所述共享存储器RAM的第一输入/输出端连接，所述控制模块的第二端与所述MAC模块的第一输入/输出端连接，所述控制模块的第三端与所述实时仿真器的输入端连接。
6.如权利要求4所述的基于FPGA的实时仿真器以太网通讯装置，其特征在于，所述跳转处理模块与所述内存管理器的第一输入/输出端连接。
