1.一种基于自由落体激振低应变的桩基础容许承载力的检测方法，其包括下述步骤：力夯自由落体激振桩基础顶部以产生振动响应信号，其中，所述力夯的底部设有弹性缓冲单元，所述力夯经由所述弹性缓冲单元激振所述桩基础，所述振动响应信号包括低频振动响应信号；第一采集单元测量力夯激振产生的冲击力信号，第二采集单元测量桩基础产生的振动响应信号；变时基采样所述冲击力信号和振动响应信号以及截取预定周期的冲击力信号和振动响应信号以获得基于冲击力信号的低频振动响应信号，冲击力信号和低频振动响应信号经由传递函数生成基于振动频率的动刚度曲线，基于动刚度曲线中振动频率为零的动刚度值确定所述桩基础容许承载力。
2.根据权利要求1所述的基于自由落体激振低应变的桩基础容许承载力的检测方法，其特征在于，振动响应测量单元为速度传感器，低频振动响应信号为低频振动速度响应信号，冲击力信号和低频振动速度响应信号经由传递函数生成基于振动频率的动刚度曲线，所述动刚度 其中，F(f)为基于频率的冲击力信号，v(f)为基于频率的低频振动速度响应信号，f为频率，基于动刚度曲线中振动频率为零的动刚度值确定所述桩基础容许承载力。
3.根据权利要求2所述的基于自由落体激振低应变的桩基础容许承载力的检测方法，其特征在于，基于冲击力信号和低频振动速度响应信号生成冲击力的自功率谱S FF (f)以及冲击力和振动速度的互动率谱S FV (f)，相干函数γ 2 (f)为 当γ 2 (f)＜0.5，确定所述冲击力信号和低频振动速度响应信号为噪声。
4.根据权利要求1所述的基于自由落体激振低应变的桩基础容许承载力的检测方法，其特征在于，所述自由落体的高度为1.5-2m，力夯的质量为50～600kg，变时基采样所述冲击力信号的采集频率为1k-2k，变时基倍数为2-8倍。
5.根据权利要求1所述的基于自由落体激振低应变的桩基础容许承载力的检测方法，其特征在于，所述动刚度曲线上靠近振动频率为零的动刚度曲线平缓段外延到纵轴的动刚度值为静刚度值，所述静刚度值基于容许沉降量获得所述桩基础容许承载力。
6.根据权利要求5所述的基于自由落体激振低应变的桩基础容许承载力的检测方法，其特征在于，动刚度曲线平缓段处于5～20Hz频率范围内，经由线性回归获得零赫兹的动刚度以确定为静刚度值，所述桩基础容许承载力为所述静刚度值乘以所述容许沉降量，所述容许沉降量为4毫米。
7.根据权利要求1所述的基于自由落体激振低应变的桩基础容许承载力的检测方法，其特征在于，力夯自由落体激振桩基础顶部的中心位置或墩侧中心位置，第二采集单元布置在桩基础顶部的中心位置以测量振动响应信号，力夯多次落体激振桩基础顶部以产生多次振动响应信号以获得加权冲击力信号和加权低频振动响应信号，基于加权冲击力信号和加权低频振动响应信号通过传递函数生成基于振动频率的加权动刚度曲线。
8.根据权利要求1所述的基于自由落体激振低应变的桩基础容许承载力的检测方法，其特征在于，所述桩基础包括裸露桩头的单桩基础或已使用的群桩基础，所述群桩基础经由承台设在既有建筑下，力夯自由落体激振承台顶部以产生振动响应信号，所述力夯经由所述弹性缓冲单元激振所述承台，第二采集单元布置在承台顶部以测量振动响应信号。
9.一种实施权利要求1-8任一项所述基于自由落体激振低应变的桩基础容许承载力的检测方法的检测装置，其特征在于，所述检测装置包括自由落体激振桩基础的激振单元、数据采集单元和数据处理单元，其中，激振单元包括，永磁单元，其配置成基于控制信号通磁或断磁使得力夯被吸附或自由落体，力夯，其配置成自由落体激振桩基础顶部以产生振动响应信号，所述力夯的底部设有弹性缓冲单元，所述力夯经由所述弹性缓冲单元激振所述桩基础，数据采集单元包括，第一采集单元，配置成采集力夯激振的冲击力信号的第一采集单元布置在力夯顶部，第二采集单元，配置成采集振动响应信号的第二采集单元布置在桩基础顶部；数据处理单元包括，变时基采样单元，其配置成基于变时基采集所述冲击力信号和振动响应信号，截取单元，其配置成基于预定周期截取冲击力信号和振动响应信号以获得基于冲击力信号的低频振动响应信号，处理单元，其配置成基于冲击力信号和低频振动响应信号经由传递函数生成基于振动频率的动刚度曲线，所述处理单元基于振动频率为零的动刚度值确定所述桩基础容许承载力。
10.根据权利要求9所述的检测装置，其特征在于，激振单元还包括，可拆卸支架，其配置成支承激振单元使得激振单元垂直对齐桩基础，所述可拆卸支架包括用于引导力夯对齐桩基础的导向单元，电机，配置成提供提升激振单元的动力的电机布置在可拆卸支架上，调平单元，其用于调平可拆卸支架，所述永磁单元通过钢丝绳和定滑轮连接电机；所述弹性缓冲单元包括橡胶头，所述第一采集单元为加速度传感器，所述第二采集单元为速度传感器或压电式加速度传感器，所述处理单元包括发出通磁或断磁的控制信号的开关单元，处理单元包括数字信号处理器、专用集成电路ASIC或现场可编程门阵列FPGA，处理单元包括存储器，所述存储器可以包括一个或多个只读存储器ROM、随机存取存储器RAM、快闪存储器或电子可擦除可编程只读存储器EEPROM。
