一种降低FPGA动态功耗的方法及装置

公开了一种降低FPGA动态功耗的方法，其减少了系统工作过程中无关逻辑翻转带来的动态功耗，起到了良好的降功耗的作用。这种降低FPGA动态功耗的方法，在FPGA内部通过动态时钟树来控制芯片内部模块的工作状态，动态时钟树门控单元为FPGA内部的BUFGCE单元，FPGA时钟逻辑单元映射为：每个时钟驱动单元对应一个时钟域的逻辑和存储单元，动态时钟门控单元对应动态时钟树覆盖逻辑和存储单元。还提供了降低FPGA动态功耗的装置。