1S1R存储器集成结构及其制备方法

1.一种1S1R存储器集成结构的制备方法，包括：自下而上依次形成字线金属、阻变材料层及选通管下电极；在所述选通管下电极上形成绝缘层，刻蚀该绝缘层，形成凹槽结构；在所述凹槽结构内形成凹槽形的选通管材料层；在所述选通管材料层的凹槽内形成选通管上电极；在选通管上电极上依次形成互联线及位线金属；其中，所述选通管上电极的顶面与所述选通管材料层的凹槽的两侧顶面齐平；所述选通管材料层的底面尺寸大于所述字线金属、所述互联线及所述位线金属中每个的底面尺寸；所述字线金属为存储器下电极，所述选通管下电极同时为存储器上电极及互联线；所述选通管材料层的厚度为38nm，材质为金属氧化物或离子电子混合导电(MIEC)材料。 2.一种1S1R存储器集成结构的制备方法，包括：自下而上依次形成字线金属及选通管下电极；在所述选通管下电极上形成绝缘层，刻蚀该绝缘层，形成凹槽结构；在所述凹槽结构内形成凹槽形的选通管材料层；在所述选通管材料层的凹槽内形成选通管上电极；在选通管上电极上依次形成阻变材料层、互联线及位线金属；其中，所述选通管上电极的顶面与所述选通管材料层的凹槽的两侧顶面齐平；所述选通管材料层的底面尺寸大于所述字线金属、所述互联线及所述位线金属中每个的底面尺寸；所述位线金属为存储器上电极，所述选通管上电极同时为存储器下电极及互联线；所述选通管材料层的厚度为38nm，材质为金属氧化物或离子电子混合导电(MIEC)材料。 3.根据权利要求1或2所述的1S1R存储器集成结构的制备方法，其中，形成的所述选通管材料层的面积大于所述阻变材料层的面积。 4.根据权利要求1或2所述的1S1R存储器集成结构的制备方法，其中，在刻蚀该绝缘层的步骤中，刻蚀该绝缘层至所述选通管下电极的上表面，由此形成的所述凹槽结构的底面与所述互联线上表面齐平。 5.根据权利要求1或2所述的1S1R存储器集成结构的制备方法，其中，采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或溅射工艺形成所述字线、位线、互联线、阻变材料层及选通管材料层；所述字线、位线、互联线材质为W或Cu；所述阻变材料层的厚度介于5nm～60nm之间，材质包括ZrO 2 、HfO 2 、TiO 2 、SiO 2 、Ta 2 O 5 和Y 2 O 3 的其中一种或其组合；所述金属氧化物包括ZrO 2 、HfO 2 、TiO 2 、SiO 2 、Ta 2 O 5 、Y 2 O 3 、NbO x 及VO 2 的其中一种或其组合；所述绝缘层的材质为SiO 2 。 6.一种利用权利要求1～5中任一项所述的方法制备得到的1S1R存储器集成结构，包括：字线金属、阻变材料层、选通管下电极、选通管材料层、选通管上电极、互联线及位线金属；其中，所述选通管材料层呈凹槽形，所述选通管上电极形成于所述凹槽内，所述选通管材料层的底面尺寸大于所述字线金属、所述互联线及所述位线金属中每个的底面尺寸。 7.根据权利要求6所述的1S1R存储器集成结构，其中，所述阻变材料层位于所述字线金属上或位于所述选通管上电极上。 8.根据权利要求6所述的1S1R存储器集成结构，其中，所述选通管材料层的面积大于所述阻变材料层的面积。 9.根据权利要求6所述的1S1R存储器集成结构，其中，所述字线、位线、互联线、阻变材料层及选通管材料层采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或溅射工艺形成；所述字线、位线及互联线的材质为W或Cu；所述阻变材料层的厚度介于5nm～60nm之间，材质包括ZrO 2 、HfO 2 、TiO 2 、SiO 2 、Ta 2 O 5 和Y 2 O 3 的其中一种或其组合；所述选通管材料层的厚度介于5nm～60nm之间，材质为金属氧化物或离子电子混合导电(MIEC)材料；所述金属氧化物包括ZrO 2 、HfO 2 、TiO 2 、SiO 2 、Ta 2 O 5 、Y 2 O 3 、NbO x 及VO 2 的其中一种或其组合。