1.一种适用于电力跨区综合业务接入的无线隔离基站，其特征在于：包含基带处理单元BBU和数字射频单元RRU两部分组成，其中BBU完成基带信号处理，硬件包括处理器CPU、数字信号处理DSP、现场可编程门阵列FPGA以及相配套的动态随机存取存储器DRAM、闪存Flash，RRU完成射频信号处理：CPU通过两组串行千兆比特媒体独立接口SGMII分别与两个相互独立的以太网口连接，CPU通过两组串行快速输入输出接口SRIO与DSP连接，DSP通过两组SRIO接口与FPGA连接，CPU为多核处理器core0～core3，不同的核分别处理不同的任务，CPU片外连接一片用于存储系统配置参数、执行程序的Flash芯片；CPU片外连接四片用于在CPU执行过程中写入和读取数据的DRAM芯片DRAM0～DRAM3，在CPU内部，有两个DRAM控制器分别控制两片片外DRAM，即DRAM控制器A控制DRAM0、DRAM1，DRAM控制器B控制DRAM2、DRAM3，两个DRAM控制器的数据总线、地址总线、控制线各自分开不重复使用，CPU四个内核通过内部总线控制两个DRAM控制器，其中，core0、core1、core3通过DRAM控制器A执行数据读写，core2通过DRAM控制器B执行数据读写；DSP为多核处理器core0～core5，不同的核分别处理不同的任务，DSP片外连接四片DRAM芯片DRAM0～DRAM3，用于DSP在执行过程中写入和读取数据，在DSP内部，有一个双倍速率同步动态随机存储DDR SDRAM的控制器，用于控制片外DRAM芯片，四片片外DRAM芯片共用DDR SDRAM控制器的地址总线、控制线，DDR SDRAM控制器数据总线配置成两组相互独立的多数位数据总线，其中一组多数位数据总线连接片外DRAM0和DRAM1，另一组多数位数据总线连接片外DRAM2和DRAM3，DDR SDRAM控制器有两个独立的片选信号接口，一个连接片外DRAM0和DRAM1，另一个连接片外DRAM2和DRAM3，DSP六个内核通过内部总线控制DDR SDRAM控制器，通过控制片选信号来使能不同的片外DRAM；CPU处理器内包含四个核，每个核有独立的I-Cache和D-Cache，用于各自核处理器的指令与运算中间环节数据缓存，此处逻辑隔离使用了CPUAffinity技术，利用CPUAffinity技术将不同大区的进程绑定到不同的CPU核上，通过代码指令选择指定的核对应空间，针对4个核分别对应4个Cache存储空间，四个核通过MDI总线与片内、片外存储器进行数据交互，不同大区的业务在不同的核上进行处理；所述的Flash芯片为NAND Flash芯片。
2.根据权利要求1所述的适用于电力跨区综合业务接入的无线隔离基站，其特征在于：DSP处理器内包含六个核，通过CLASS总线与片内、片外存储器进行数据交互，不同大区的业务在不同的核上进行处理。
3.根据权利要求2所述的适用于电力跨区综合业务接入的无线隔离基站，其特征在于：传输通道隔离包括：1)以太网口隔离，是采用两个独立网口分别传输不同大区业务数据，2)SGMII接口隔离，CPU有两组SGMII接口与以太网口相连接，3)SRIO接口隔离，CPU与DSP之间、DSP与FPGA之间均有两组相互独立的SRIO口进行不同大区业务数据传输。
4.根据权利要求3所述的适用于电力跨区综合业务接入的无线隔离基站，其特征在于：内存空间隔离，在CPU中，CPU能够将片外DRAM配置成2*32bit存储器模式，即CPU中的两个DRAM控制器可以分别通过32位数据总线访问片外存储器，其中core2通过DRAM控制器B对片外DRAM2、DRAM3进行读写，core3通过DRAM控制器A对片外DRAM0、DRAM1进行读写，两个DRAM控制器的数据总线、地址总线、控制线均相互独立不复用，core2与core3分时复用存储分配总线，在不同的时钟周期完成数据、指令交互，实现不同大区的业务数据分时在总线上传输；在DPS中，core2、core3均通过DDR控制器对片外DRAM进行读写，通过片选信号控制片外DRAM；core2控制片选信号B，使能片外DRAM2、DRAM3进行读写操作；core3控制片选信号A，使能片外DRAM0、DRAM1进行读写操作，使能信号A和使能信号B不能同时使能，且片外DRAM0、DRAM1与片外DRAM2、DRAM3不共用数据总线，core2与core3分时复用内部仲裁和交换系统总线，在不同的时钟周期完成数据、指令交互，实现不同大区的业务数据分时在总线上传输。
5.根据权利要求4所述的适用于电力跨区综合业务接入的无线隔离基站，其特征在于：空口隔离指的是FPGA以时频资源块TFB为单位，实现业务数据流的分离，FPGA收到来自RRU的数据后，对时频资源进行映射，时频资源块根据系统预先配置好的规则，将对应的数据填上DSP core ID，通过相应的SRIO接口发送给DSP对应的core，实现不同大区的业务数据分离。
