1.一种低压带隙基准电路，其特征在于，包括第一MOS管、第二MOS管、第三MOS管、运算放大器、第一双极型晶体管、第二双极型晶体管、电阻、第一电容、第二电容、切换组件和使能单元；所述第一MOS管、第二MOS管和第三MOS管均为P型MOS管，所述第一双极型晶体管和第二双极型晶体管均为PNP型双极型晶体管；所述使能单元接入使能信号，在所述使能信号为高电平时，所述使能单元控制所述低压带隙基准电路运行，在所述使能信号为低电平时，所述使能单元控制所述低压带隙基准电路停止运行；所述第一MOS管、第二MOS管和第三MOS管的源极与电源连接，所述第一MOS管、所述第二MOS管和第三MOS管的栅极与所述运算放大器的输出端连接，所述第一MOS管的漏极连接至第一节点，所述第二MOS管的漏极连接至第二节点，所述运算放大器的负输入端连接至所述第一节点、正输入端连接至所述第二节点；所述电阻的第一端连接至所述第二节点、第二端接地；所述第一双极型晶体管和第二双极型晶体管的基极以及集电极接地，所述第一双极型晶体管的发射极连接至所述第一节点，所述第二双极型晶体管的发射极与所述第三MOS管的漏极连接；所述第一电容和所述第二电容的上极板作为所述低压带隙基准电路的输出端；所述切换组件接入两相非交叠时钟信号，所述两相非交叠时钟信号包括Φ1相时钟信号和Φ2相时钟信号，其中，当所述Φ1相时钟信号为高电平时，所述Φ2相时钟信号为低电平，当所述Φ1相时钟信号为低电平时，所述Φ2相时钟信号为高电平；在所述Φ1相时钟信号为高电平时，所述切换组件将所述第一电容和所述第二电容并联于所述第一节点和第二双极型晶体管的发射极之间，在所述Φ2相时钟信号为高电平时，所述切换组件将所述第一电容和所述第二电容串联于所述第一节点和接地点之间。
2.根据权利要求1所述的低压带隙基准电路，其特征在于，所述电阻为负温度系数电阻，使得流过所述第一双极型晶体管的发射极和基极之间的电流具有正温度系数。
3.根据权利要求1或2所述的低压带隙基准电路，其特征在于，所述切换组件包括第一开关、第二开关、第三开关、第四开关和第五开关；所述第一开关的第一端与所述第一电容和所述第二电容的上极板连接，所述第一开关的第二端与所述第一节点连接；所述第二开关的第一端与所述第一电容的下极板连接，所述第二开关的第二端与所述第一节点连接；所述第三开关的第一端与所述第一电容的下极板连接，所述第三开关的第二端与所述第二双极型晶体管的发射极连接；所述第四开关的第一端与所述第二电容的下极板连接，所述第四开关的第二端与所述第二双极型晶体管的发射极连接；所述第五开关的第一端与所述第二电容的下极板连接，所述第五开关的第二端接地。
4.根据权利要求1或2所述的低压带隙基准电路，其特征在于，所述使能单元包括第四MOS管和第五MOS管，其中，所述第四MOS管为P型MOS管，所述第五MOS管为N型MOS管；所述第四MOS管的源极与所述电源连接，所述第四MOS管的漏极与所述运算放大器的输出端连接，所述第四MOS管的栅极接入使能信号；所述第五MOS管的源极接地，所述第五MOS管的漏极与所述第二双极型晶体管的发射极连接，所述第五MOS管的栅极接入反相的使能信号。
5.一种电压发生电路，其特征在于，包括启动电路、第一放大器、采样保持器、以及如权利要求1至4中任一项所述的低压带隙基准电路；所述启动电路的输出端与所述低压带隙基准电路中运算放大器的输出端连接，所述低压带隙基准电路的输出端与所述第一放大器的输入端连接，所述第一放大器的输出端与所述采样保持器的输入端连接。
