一种射频多芯片电路电磁屏蔽结构

本发明涉及一种射频多芯片电路电磁屏蔽结构，包括基板(1)与基板(2)连接，基板电磁干扰屏蔽层(3)附着于基板(2)的下表面，基板(1)、基板(2)与基板电磁干扰屏蔽层(3)构成底面第一电路组件电磁屏蔽结构；外壳(4)设置于基板(1)上，外壳电磁干扰屏蔽层(5)附着于外壳(4)的内表面，基板(2)设置于外壳(4)之内，基板(2)、外壳(4)与外壳电磁干扰屏蔽层(5)构成上面第二电路组件电磁屏蔽结构。由此，本发明提供的一种射频多芯片电路电磁屏蔽结构能够实现多芯片高密度封装内部的电磁屏蔽，并同时实现多芯片高密度封装对外部的电磁屏蔽。