高迁移率Ⅲ-Ⅴ族半导体MOS界面结构

本发明公开了一种高迁移率III-V族半导体MOS界面结构，该结构自下而上依次包括：一单晶衬底(101)；一在该单晶衬底(101)上表面形成的缓冲层(102)；一在该缓冲层(102)上形成的量子阱底部势垒层(103)；一在该量子阱底部势垒层(103)上形成的高迁移率量子阱沟道(104)；一在该高迁移率量子阱沟道(104)上形成的量子阱顶部势垒层(105)；一在该量子阱顶部势垒层(105)上形成的界面控制层(106)；一在该界面控制层(106)上形成的高K栅介质(107)；以及一在该高K栅介质(107)上形成的金属栅结构(108)。本发明同时实现高载流子迁移率与低界面态密度，满足高性能III-V族半导体CMOS技术的要求。